AAA 0 Ww 存储矩阵 1 M×N M-1 K bo b N-1 合 输出电路 DoD1…D N-1 图9.1.1ROM的结构框图 2021年2月23日星期二 第九章半导体存储器2021年2月23日星期二 第九章 半导体存储器 9 存储矩阵 M×N 输出电路 b0 b1 … b N-1 D0 D1 … D N-1 地 址 译 码 器 W0 … A0 图9.1.1 ROM的结构框图 W1 WM-1 A1 … AK