2.3CPLD的结构原理 以MAX30O0A结构为例，首先是整体介绍，然后讲授其五个主要部分：逻 辑阵列块(LAB以、宏单元、扩展乘积顶（共享和并联）、可编程连线阵列和IO 控制块。 2.4FPGA的结构原理 首先介绍FPGA的主要生产厂家，然后引入查找表(LUD结构让学生建立查 找表的概念 介绍LE的结构，基本与CPLD类似，只是前面的与或阵列变成了LUT。多 个LE又组成了LAB 介绍M9K,详细介绍RAM的发展，异步RAM,同步RAM,动态RAM, 静态RAM,可画时序图及结构图，引入同步时钟的概念。 嵌入式乘法器：介绍必要性，内部结构不作要求 时钟：强调时钟的重要性，专用时钟引脚、PLL、全局时钟，解释全局时钟 的目的，不只是延时小，更重要的是保证时钟沿到各个寄存器的一致性。 可编程IO:主要介绍常用的电平，LVTTL、LVCMOS、LVDS重点介绍，基 于电流源的驱动、速度快 2.5硬件测试：主要介绍JTAG技术，以及在实际应用中TAG如何使用，4 根信号含义 2.6大规模PLD产品概述（本部分几句带过，自学） 2.7 CPLD/FPGA的编程与配置 对教材的三种分类作了修正，将EEPROM和lash分开，共4种 介绍CPLD和FPGA的配置电路，FPGA脱机运算外部需要加配置芯片或单 片机等 注意TAG可以级联 强调CPLD的编程与FPGA的配置之间概念的区别，7种配置方式 2.73FPGA专用配置器件（简略介绍） Altera的可重复编程配置器件：EPC系列，EPCS系列2.7.4使用单片机配置 FPGA(自学) 2.7.5使用CPLD配置FPGA(自学) 3 13 2.3 CPLD 的结构原理 以 MAX3000A 结构为例，首先是整体介绍，然后讲授其五个主要部分：逻 辑阵列块（LAB)、宏单元、扩展乘积顶（共享和并联）、可编程连线阵列和 IO 控制块。 2.4 FPGA 的结构原理 首先介绍 FPGA 的主要生产厂家，然后引入查找表（LUT)结构让学生建立查 找表的概念 介绍 LE 的结构，基本与 CPLD 类似，只是前面的与或阵列变成了 LUT。多 个 LE 又组成了 LAB 介绍 M9K，详细介绍 RAM 的发展，异步 RAM，同步 RAM，动态 RAM， 静态 RAM，可画时序图及结构图，引入同步时钟的概念。 嵌入式乘法器：介绍必要性，内部结构不作要求 时钟：强调时钟的重要性，专用时钟引脚、PLL、全局时钟，解释全局时钟 的目的，不只是延时小，更重要的是保证时钟沿到各个寄存器的一致性。 可编程 IO：主要介绍常用的电平，LVTTL、LVCMOS、LVDS 重点介绍，基 于电流源的驱动、速度快 2.5 硬件测试：主要介绍 JTAG 技术，以及在实际应用中 JTAG 如何使用，4 根信号含义 2.6 大规模 PLD 产品概述（本部分几句带过，自学） 2.7 CPLD/FPGA 的编程与配置 对教材的三种分类作了修正，将 EEPROM 和 flash 分开，共 4 种 介绍 CPLD 和 FPGA 的配置电路，FPGA 脱机运算外部需要加配置芯片或单 片机等 注意 JTAG 可以级联 强调 CPLD 的编程与 FPGA 的配置之间概念的区别，7 种配置方式 2.7.3 FPGA 专用配置器件（简略介绍） Altera 的可重复编程配置器件：EPC 系列，EPCS 系列 2.7.4 使用单片机配置 FPGA (自学） 2.7.5 使用 CPLD 配置 FPGA (自学）