(1)将欲写入单元的地址加到存储器的地址输入端 (2)在选片信号CS端加上有效电平,使RAM选通 (3)将待写入的数据加到数据输入端 (4)在R/W线上加入低电平,进入写工作状态 (5)使选片信号无效,数据输入线回到高阻状态。 由于地址改变时,新地址的稳定需要经过一段时间,如果在这段时间内加入写控制 信号(即R/W变低),就可能将数据错误地写入其他单元。为防止这种情况出现 在写控制信号有效前,地址必须稳定一段时间LAs,这段时间称为地址建立时间。同 时在写信号失效后,地址信号至少还要维持一段写恢复时间ⅳR。为了保证速度最 慢的存储器芯片的写入,写信号有效的时间不得小于写脉冲宽度lP。此外,对于写 入的数据,应在写信号tw时间内保持稳定,且在写信号失效后继续保持bH时间 在时序图中还给出了写周期wc,它反应了连续进行两次写操作所需要的最小时间 间隔。对大多数静态半导体存储器来说,读周期和写周期是相等的,一般为十几到 几十ns WC ADD 写入单元的地址 wp tw /O 写入数据 D 图71-4RAM写操作时序图 二.RAM的存储单元 存储单元是存储器的核心部分。按工作方式不同可分为静态和动态两类,按所用元 件类型又可分为双极型和MOS型两种,因此存储单元电路形式多种多样。 1、六管NMOS静态存储单元 由六只NMOS管(T1~T6)组成。T与T2构成一个反相器,T3与T4构成另一个反 相器,两个反相器的输入与输出交叉连接,构成基本触发器,作为数据存储单元 T1导通、T截止为0状态,T3导通、T1截止为1状态。5 （1） 将欲写入单元的地址加到存储器的地址输入端； （2） 在选片信号 CS 端加上有效电平，使 RAM 选通； （3） 将待写入的数据加到数据输入端； （4） 在 R /W 线上加入低电平，进入写工作状态； （5） 使选片信号无效，数据输入线回到高阻状态。 由于地址改变时，新地址的稳定需要经过一段时间，如果在这段时间内加入写控制 信号（即 R /W 变低），就可能将数据错误地写入其他单元。为防止这种情况出现， 在写控制信号有效前，地址必须稳定一段时间 tAS，这段时间称为地址建立时间。同 时在写信号失效后，地址信号至少还要维持一段写恢复时间 tW R。为了保证速度最 慢的存储器芯片的写入，写信号有效的时间不得小于写脉冲宽度 tWP。此外，对于写 入的数据，应在写信号 tDW 时间内保持稳定，且在写信号失效后继续保持 tDH 时间。 在时序图中还给出了写周期 tWC，它反应了连续进行两次写操作所需要的最小时间 间隔。对大多数静态半导体存储器来说，读周期和写周期是相等的，一般为十几到 几十 ns。 tW C ADD 写入单元的地址 tW P CS R/W I/O 写入数据 AS t W R t DW t DH t 图 7.1—4 RAM 写操作时序图 二． RAM 的存储单元 存储单元是存储器的核心部分。按工作方式不同可分为静态和动态两类，按所用元 件类型又可分为双极型和 MOS 型两种，因此存储单元电路形式多种多样。 1、六管 NMOS 静态存储单元 由六只 NMOS 管（T1～T6）组成。T1 与 T2 构成一个反相器，T3 与 T4 构成另一个反 相器，两个反相器的输入与输出交叉连接，构成基本触发器，作为数据存储单元。 T1 导通、T3 截止为 0 状态，T3 导通、T1 截止为 1 状态