每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ②通用o,准双向口,cPU发控制信号,封锁与门, 使上拉管截止,MUX打向下边,与D触发器Q连接。 输出,漏极开路,需加上拉电阻,以确保输出“1”。 V 读锁存器 地址/数据 控 T4 制 TI P 内部总线 D锁Q MUX 写入 CP 存器 读引脚 Po位结构输出MoVP0,A 信息与通信工程学院② 通用I/O，准双向口,CPU发控制信号，封锁与门， 使上拉管截止， MUX打向下边，与D触发器Q 连接。 输出，漏极开路，需加上拉电阻，以确保输出“1”。 输出 MOV P0 ， A