每)天半紫大学 IIANJIN POLYTECHNIC UNIVERSITY ①地址和数据分时复用,扩展外存储器和WO时,低 8位地址输出和8位数据输出。CPU发控制信号,打开 与门,使MUX打向上边,形成推拉式结构,提高了负载 能力,数据输入时,数据信号可直接读入内部总线。 读锁存器 地址/数据 控 T1 X 内部总线 锁 MUX 与入 CP器a T 读引脚 Po位结构 信息与通信工程学院① 地址和数据分时复用，扩展外存储器和I/O时，低 8位地址输出和8位数据输出。 CPU发控制信号，打开 与门，使MUX打向上边，形成推拉式结构，提高了负载 能力，数据输入时，数据信号可直接读入内部总线