Q o 图9:习题21.1.11图 212寄存器 21.2.1 试用D触发器组成4位移位寄存器 解]逻辑图和移位状态如图10和表2所示。设输入数据为1101。 并行输出 0 Q1 ID ID ID 串行输出 CI CI CI R UuL 移位脉冲 图10:习题21.2.1图 213计数器 21.3.1 教材图21.3.1是由主从型JK触发器组成的4位二进制加法计数器。试改变级 间的连接方法,画出也是由该触发器组成的4位二进制减法计数器,并列出其状 态表。在工作之初先清零,使各个触发器的输出端Qo~Q3均为0。 解]4位二进制减法计数器的逻辑图和状态表分别如图11和表3所示。图 9: 习题21.1.11图 21.2 寄存器 21.2.1 试用D触发器组成4位移位寄存器。 [解] 逻辑图和移位状态如图10和表2所示。设输入数据为1101。 图 10: 习题21.2.1图 21.3 计数器 21.3.1 教材图21.3.1是由主从型JK触发器组成的4位二进制加法计数器。试改变级 间的连接方法，画出也是由该触发器组成的4位二进制减法计数器，并列出其状 态表。在工作之初先清零，使各个触发器的输出端Q0 ∼ Q3均为0。 [解] 4位二进制减法计数器的逻辑图和状态表分别如图11和表3所示。 8