第12期 汪鹏君等：三值绝热JKL触发器的设计 ·1465· 效回收存储在电路节点的能量，减少因耗能元件电 研究表明，电路对信号的检测是通过输入信号 阻等引起的不可逆的能量损耗，实现能量恢复，从而 与MOS管阈值的比较来确定的.如果设a为输入 大幅度降低电路的功耗).鉴此，本文利用绝热电 信号，t为检测阈值，m为NMOS管的阈值，-m为 路的低功耗设计技术，结合电路三要素理论@，以 PM0S管的阈值，且a∈{0,1,2}，te{0.5,1.5},m∈ 三值逻辑电路为例，提出一种新颖的三值绝热JKL {0.5,1.5},则NMOS管和PMOS管的开关特性分 触发器设计方案.该方案利用自举效应的NMOS 别表示为高阈比较运算和低阈比较运算，表达式 管，完成对电路的能量注入和回收.在此基础上，将 如下. 三值绝热JKL触发器应用到绝热九进制异步计数 高阈比较运算： 器的设计中.最后，用HSPICE模拟验证所设计电 路逻辑功能的正确性和能量恢复特性 a='a= r导通a>t, 截止a<t. (3) 1电路三要素理论 低阈比较运算： 为了定量研究三值逻辑电路，根据电路三要素 =a'=导通a<1, (4) l截止a>t. (信号、网络和负载)理论0，提出四值代数理论. 在式(3)中，m=t:在式(4)中，当传输逻辑2 设四值为0、*、1和2，且0<*<1<2，则可对三值 时，2-m=t;当传输逻辑1时，1-m=t. 开关量的表达式定义为 由上述两式可进一步得到如下关系式： 价=*f+6f (1) ['a-a, 式中：f表示开关控制信号，f∈{0,2}；e表示负载. la'=ia. (5) 开关控制信号f的基本形式有两种：f=a·b和 ['(a-b)='a'b, f=a+b,代入式(1)，引伸出开关的串联运算↑和并 (6) '(a+b)='a+'b. 联运算I,即(a·b〉=(a〉↑b),〈a+b〉= a〉‖). r(a-b)‘=d+b, (7) 此外，运算转换定理和网络转换定理是研究多 (a+b)'=a'-b'. 值逻辑电路的必要工具，其定义如下 其中，t=2-t,a和b表示输入信号，a为a的补信 运算转换定理： 号，且有a=2-a. F(a,b,c,…,+,·,2,0）〉= 2三值绝热JKL触发器设计及应用 F(a),(b),(c),…,‖，↑，*，e) 上式体现了布尔运算和开关运算之间的转换 2.1设计 关系 表1给出了三值KL触发器的真值表，其中J、 网络转换定理： K和L为输入信号，Q”为现态，Q+1为次态，d为{0， F(a,,e),…,l,↑，*，e)= 1,2}中的任意值m.利用双功率时钟三值钟控传 Ax5a6c+,2.0+ 输门绝热逻辑(DTCTGAL)电路回的设计思想，设计 三值绝热JKL基本电路.具体操作分为两级：(1)在 e∑F(a,b,c,…,+,·,2,0) 钟控时钟④控制下，利用NMOS管完成对各输入信 上式体现了门级网络和元件级网络之间的转换 号的采样：(2)在功率时钟Φ和④控制下，利用由 关系.其中，i,j∈K,若x,≠x,则FF=0.|表示 采样值构建的NMOS电路模块和CMOS-Hlatch结构 多源信号x的并接运算，ieK={1,2,…,k},定义 完成对输出负载的赋值和能量回收.其中，Φ，和Φ 如下： 的相位相同，且与中相位差180°；但Φ，与Φ、中幅 e)tevi.jek. 值电平不同，分别为Vo2和Vo,代表逻辑1和2. 设J、J、K、K、L、L、Q和Q为三值绝热JKL基 若x:≠x,则ff=0. 本电路的互补输入信号，jxjy、kx、ky、k、y、qqy为 考虑输出接电容负载（ε=Q),于是由网络转换 其采样值，Q+1、Q+1为互补输出信号.根据电路三 定理可得出如下关系式： 要素理论0，结合表1，用卡诺图化简法推导得到 三值绝热JKL基本电路的函数表达式为： 0l0=AE+0A,(2) 输入函数式，第 12 期 汪鹏君等: 三值绝热 JKL 触发器的设计 效回收存储在电路节点的能量，减少因耗能元件电 阻等引起的不可逆的能量损耗，实现能量恢复，从而 大幅度降低电路的功耗［7--9］． 鉴此，本文利用绝热电 路的低功耗设计技术，结合电路三要素理论［10］，以 三值逻辑电路为例，提出一种新颖的三值绝热 JKL 触发器设计方案． 该方案利用自举效应的 NMOS 管，完成对电路的能量注入和回收． 在此基础上，将 三值绝热 JKL 触发器应用到绝热九进制异步计数 器的设计中． 最后，用 HSPICE 模拟验证所设计电 路逻辑功能的正确性和能量恢复特性． 1 电路三要素理论 为了定量研究三值逻辑电路，根据电路三要素 ( 信号、网络和负载) 理论［10］，提出四值代数理论． 设四值为 0、* 、1 和 2，且 0 ＜ * ＜ 1 ＜ 2，则可对三值 开关量的表达式定义为 〈f〉= * f + ε f． ( 1) 式中: f 表示开关控制信号，f #{ 0，2} ; ε 表示负载． 开关控制信号 f 的基本形式有两种: f = a·b 和 f = a + b，代入式( 1) ，引伸出开关的串联运算↑和并 联运 算 ‖，即〈a·b 〉= 〈a 〉↑〈b〉，〈a + b〉= 〈a〉‖〈b〉． 此外，运算转换定理和网络转换定理是研究多 值逻辑电路的必要工具，其定义如下． 运算转换定理: 〈F( a，b，c，…，+ ，·，2，0) 〉= F( 〈a〉，〈b〉，〈c〉，…，‖，↑，* ，ε) ． 上式体现了布尔运算和开关运算之间的转换 关系． 网络转换定理: ┃i∈Kxi Fi ( 〈a〉，〈b〉，〈c〉，…，‖，↑，* ，ε) = ∑i∈K xiFi ( a，b，c，…，+ ，·，2，0) + ε ∑i∈K Fi ( a，b，c，…，+，·，2，0) ． 上式体现了门级网络和元件级网络之间的转换 关系． 其中，$i，j #K，若 xi≠xj ，则 Fi ·Fj = 0． ┃表示 多源信号 xi的并接运算，i #K = { 1，2，…，k} ，定义 如下: ┃i∈Kx〈i fi〉= ∑i∈K xi fi + ε ∑i∈K fi ，$i，j #K， 若 xi≠xj ，则 f·i fj = 0． 考虑输出接电容负载( ε = Q) ，于是由网络转换 定理可得出如下关系式: Q + = ┃i∈Kx〈i Fi〉| ε = Q = ∑i∈K xiFi + Q ∑i∈K Fi ． ( 2) 研究表明，电路对信号的检测是通过输入信号 与 MOS 管阈值的比较来确定的． 如果设 a 为输入 信号，t 为检测阈值，m 为 NMOS 管的阈值，－ m 为 PMOS 管的阈值，且 a #{ 0，1，2} ，t #{ 0. 5，1. 5} ，m # { 0. 5，1. 5} ，则 NMOS 管和 PMOS 管的开关特性分 别表示为高阈比较运算和低阈比较运算［11］，表达式 如下． 高阈比较运算: am H = t a = 导通 a ＞ t， {截止 a ＜ t． ( 3) 低阈比较运算: am L = at = 导通 a ＜ t， {截止 a ＞ t． ( 4) 在式( 3) 中，m = t; 在式( 4) 中，当传输逻辑 2 时，2 － m = t; 当传输逻辑 1 时，1 － m = t． 由上述两式可进一步得到如下关系式: t a = at ， at = { t a． ( 5) t ( a·b) = t at ·b， t ( a + b) = t a + { t b． ( 6) ( a·b) t = at + bt ， ( a + b) t = at ·b { t ． ( 7) 其中，t = 2 － t，a 和 b 表示输入信号，a 为 a 的补信 号，且有 a = 2 － a． 2 三值绝热 JKL 触发器设计及应用 2. 1 设计 表 1 给出了三值 JKL 触发器的真值表，其中 J、 K 和 L 为输入信号，Qn 为现态，Qn + 1 为次态，d 为{ 0， 1，2} 中的任意值［11］． 利用双功率时钟三值钟控传 输门绝热逻辑( DTCTGAL) 电路［9］的设计思想，设计 三值绝热 JKL 基本电路． 具体操作分为两级: ( 1) 在 钟控时钟 Φ 控制下，利用 NMOS 管完成对各输入信 号的采样; ( 2) 在功率时钟 Φ 和 Φ1控制下，利用由 采样值构建的 NMOS 电路模块和 CMOS--latch 结构 完成对输出负载的赋值和能量回收． 其中，Φ1和 Φ 的相位相同，且与 Φ 相位差 180°; 但 Φ1与 Φ、Φ 幅 值电平不同，分别为 VDD /2 和 VDD，代表逻辑 1 和 2． 设 J、J、K、K、L、L、Qn 和 Qn 为三值绝热 JKL 基 本电路的互补输入信号，jx、jy、kx、ky、lx、ly、qx、qy 为 其采样值，Qn + 1 、Qn + 1 为互补输出信号． 根据电路三 要素理论［10］，结合表 1，用卡诺图化简法推导得到 三值绝热 JKL 基本电路的函数表达式为: 输入函数式， ·1465·