10.1仿真简介（续2） 、功能仿真 功能仿真也称为前仿真，主旨在于验证电路功能是否符合设计要求， 其特点是不考虑电路门延时与路径延时，考察重点为电路在理想环境 下的行为和设计构想是否一致。 。可综合FPGA仿真代码是用RTL级代码语言描述的，功能仿真的输入是 设计的RTL代码，也就是HDL源文件与Testbench.。 2、综合后仿真 ·综合后仿真的主旨在于验证综合后的电路结构是否与设计意图相符， 是否存在歧义综合结果。 综合后仿真的输入是从综合得到的一般性逻辑网表抽象出的仿真模型 和综合产生的延时文 综合时的延时文件仅仅能估算门延时，而不 包含希线延时信意，所以延时信意不干分淮确。10.1 仿真简介（续2） 1、功能仿真 • 功能仿真也称为前仿真，主旨在于验证电路功能是否符合设计要求， 其特点是不考虑电路门延时与路径延时，考察重点为电路在理想环境 下的行为和设计构想是否一致。 • 可综合FPGA仿真代码是用RTL级代码语言描述的，功能仿真的输入是 设计的RTL代码，也就是HDL源文件与Testbench.。 2、综合后仿真 • 综合后仿真的主旨在于验证综合后的电路结构是否与设计意图相符， 是否存在歧义综合结果。 • 综合后仿真的输入是从综合得到的一般性逻辑网表抽象出的仿真模型 和综合产生的延时文件，综合时的延时文件仅仅能估算门延时，而不 包含布线延时信息，所以延时信息不十分准确