2.或非门 VDD (a)电路结构 (b)逻辑符号 当A=B=O时，T和T,截止、T和T4导通，Y=1 当A=0,B=时，T导通、T,截止，Y=0 当A=1,B=0时，T导通、T,截止，Y=0 当A=B=时，T和T,导通，T,和T,截止，Y=0 A Y=(A+B)'1 T T T T 0 1 0 T T 0 0 1 T T 0 0 T T T T 1 1 2 3 4 2 4 1 3 1 2 3 4             A B Y A B Y A B Y A B Y 当 时， 和 导通， 和 截止， 当 ， 时， 导通、 截止， 当 ， 时， 导通、 截止， 当 时， 和 截止、 和 导通， Y = (A+B) ´