3.2.2CMOS与非门、或非门和异或门 1.与非门 VDD -Y 人 T (a)电路结构 (b)逻辑符号 当A=B=0时，T和T,截止、T,和T4导通，Y=1 当A=0,B=时，T,截止、T4导通，Y=1 当A=1,B=0时，T截止、T,导通，Y=1 当A=B=1时，T和T,导通，T,和T,截止，Y=0 A Y=(AB) 3.2.2 CMOS与非门、或非门和异或门 1 T T T T 0 1 0 T T 1 0 1 T T 1 0 T T T T 1 1 2 3 4 1 3 2 4 1 2 3 4             A B Y A B Y A B Y A B Y 当 时， 和 导通， 和 截止， 当 ， 时， 截止、 导通， 当 ， 时， 截止、 导通， 当 时， 和 截止、 和 导通， Y = (AB) ´