4.13并行信号赋值语句 信号赋值语句: 目标信号<表达式 三种形式:并发信号赋值语句;条件信号赋值语句;选择信号赋值语句 1.并发信号赋值语句 又称基本信号赋值语句。 个结构体中多条并发信号赋值语句是并行执行的,与书写顺序无关。 例:加法器 包括:半加器、全加器和多位全加器 (1)半加器 将两个输入的二进制数字相加,输出结果为和(um)和进位(arry) 半加器:只考虑了两个加数本身,没有考虑从低位来的进位 half add 半加器的真值表 输入 輸出 被加数A 加数B 和数S 进位C 0 a 0 1 0 0100 000 半加器的电路符号 14.1.3并行信号赋值语句 信号赋值语句： 目标信号 <= 表达式； 三种形式：并发信号赋值语句；条件信号赋值语句；选择信号赋值语句 1. 并发信号赋值语句 又称基本信号赋值语句。 一个结构体中多条并发信号赋值语句是并行执行的，与书写顺序无关。 例：加法器 包括：半加器、全加器和多位全加器 (1) 半加器 将两个输入的二进制数字相加，输出结果为和(sum)和进位(carry)。 半加器：只考虑了两个加数本身，没有考虑从低位来的进位 输入 输出 被加数A 加数B 和数S 进位C 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 半加器的真值表 半加器的电路符号 half_add a b c s