(2)全加器 全加器则是实现两个二进制加数及一个米自低位进位的全加运算。以A、B表示两个 加数，C,表示米自低位的进位，以S和C分别表示全加和及向高位的进位，全加器的真值 表如表2-3所示，由真值表即可得到S和C的逻辑表达式，如(2-2)式和(2-3)式所示. 一位全加器的逻辑图及逻辑符号如图2-4所示。 S.=4B.Cn+4B.C+4.B.Cm+4.B.C =C(dB+AD)+C(4.B,) (2-2) =Cn4.⊕B)+Cn(An田B) =A⊕Bn⊕C C.=4.B.C+4.B.C-+4.B.C+4.B.C (2-3) =Cm-(An⊕Bn)+AnB 表2-3全加器真值表 An Ba Cn-1 Sn Cn Cn Cn Sn 0 0 0 0 0 0 0 0 0 0 FA 0 0 1 0 0 0 0 An Bn Cn-1 An Bn Cn】 1 1 (:)辽辑电路 (6)逐辑特号 3.串行进位并行加法器 图2-4全加器逻辑电路及遂细符号 如果要实现多位二进制数的加法运算，就必须将多个全加器级联。例如将两个全加 器相级联，即构成一个两位二进制加法器，同理一个四位的并行全加器可由上述的四个全加 器级联组成，如图25所示。 Bo Ao Co-u =— C3 S2 1 图2-5四位井行全加器 该电路可将两个加数A、B的各位同时送到相应的全加器的输入端，进位是串行送 数，最低位设置为0。相加数为N位时，应先知道一位全加器的延迟时间TY,那么N位全加 器相级联，征迟时间就是NTY。这种进制信息位加法的运算速度提高很多。使用时可详见 这方面的中规模串行进位、并行加法器的芯片，如T1283,其内部连接方式如图2-6所示