兹外巴资日口冕型赵士R兴留举空 絮的 摘要 本文主要探讨了用全扫描传构(FULL SCAN METHOD)来实视数字电路 可测性设计(DESIGN FOR TEST)的原理与方法。其中涉及到扫描结构 (SCAN)的算法依据、电路的基本待构、测试失量的生成(ATPG)以.及测 试的时序等诸多向题。并结合最常用的综合三具SYNOPSYS中的DFT COMPILER部分，深入描述了为一教字电路芯件加入扫描部分和产生 测试失量集的具体流程。加描结构对数字电路的结构有一些限制，为了 避免违反这些限制，文中罗列了所谓的设外规范，并徉细介绍了如何对 违反这些没计规范的电路进行修改和处理的方法。数 字 电 路 可 测 性 设 计 方 法 的 探 讨 摘 要 I 摘 要 本文主要探讨了用全扫描结构(FULL SCAN METHOD)来实现数字电路 可测性设计(DESIGN FOR TEST)的原理与方法。其中涉及到扫描结构 (SCAN)的算法依据、电路的基本结构、测试矢量的生成(ATPG)以及测 试的时序等诸多问题。并结合最常用的综合工具 SYNOPSYS 中的 DFT COMPILER 部分，深入描述了为一数字电路芯片加入扫描部分和产生 测试矢量集的具体流程。扫描结构对数字电路的结构有一些限制，为了 避免违反这些限制，文中罗列了所谓的设计规范，并详细介绍了如何对 违反这些设计规范的电路进行修改和处理的方法