第5章触发器 S 5.1SR锁存器 1.由或非门组成的S锁存器 R R R (b)逻辑符号 R、S输入信号为高电平有效 (a)电路结构 R端称为复位端或清零(0)端 电路有两个互补的输出端 Q端的状态定义为电路输出状态 S端称为置位(1)端 “0”态：Q=0、Q'=1 “1”态：Q=1、Q'=0第5章 触发器 1. 由或非门组成的SR锁存器 电路有两个互补的输出端 Q端的状态定义为电路输出状态 “0”态：Q=0、Q’=1 “1”态：Q=1、Q’=0 R、S输入信号为高电平有效 R端称为复位端或清零（0）端 S端称为置位（1）端 5.1 SR锁存器