数据总线 数据输入准备好 输 控制寄存器 读出信号 数据输入回答|入 设 写入信号 输入缓冲寄存器 数据输入备 复位 CPU 准备好 L 中断请求 输出缓冲寄存器 数据输出 数据输出准备好/的 地址 状态寄存器 译码 数据输出回答|备 图9-1并行接口与外设连接示意图控制寄存器 输入缓冲寄存器 输出缓冲寄存器 状态寄存器 数据总线 读出信号 写入信号 复位 准备好 中断请求 地址 译码 CPU 输 入 设 备 数据输入准备好 数据输入回答 数据输入 输 出 设 备 数据输出 数据输出准备好 数据输出回答 图9–1 并行接口与外设连接示意图