实验步骤2一一确定逻辑单元 ●打开chrt35dg_ COREcell库中的任意一个单元的版图,例如AD01D1, 可以看到其版图数据,如果看不到正确的图层信息,请检查 display drf 文件是否在ab2目录下 ●标准单元库中的AD01D1和AD01D2单元是库中的全加器,其中D1是一 倍驱动能力,而D2是2倍驱动能力的单元,即驱动相同的负载电容,D2 单元的速度较快,但是面积和功耗较多,通过版图可以看到二者面积的 区别,逻辑综合器用高驱动能力的单元优化关键路径,而非关键路径使 用低驱动能力单元以降低面积和功耗 ●lab2的实验目的是利用门级单元构建全加器,因此可以利用除了这两个 已有的全加器以外的所有单元构建设计 ●其他的单元,大家可以参考单元库说明文档了解其逻辑功能和端口信号 ●根据全加器的真值表和逻辑表达式选择库中适当的单元实现其逻辑功能, 这些单元的选择在很大程度上决定了后续版图设计,单元少则连线少, 面积可能也小些 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验 Copyright O 2011-2012 1位全加器设计Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验二 1位全加器设计 Page 8 实验步骤2－－确定逻辑单元 打开chrt35dg_COREcell库中的任意一个单元的版图，例如AD01D1， 可以看到其版图数据，如果看不到正确的图层信息，请检查display.drf 文件是否在lab2目录下 标准单元库中的AD01D1和AD01D2单元是库中的全加器，其中D1是一 倍驱动能力，而D2是2倍驱动能力的单元，即驱动相同的负载电容，D2 单元的速度较快，但是面积和功耗较多，通过版图可以看到二者面积的 区别，逻辑综合器用高驱动能力的单元优化关键路径，而非关键路径使 用低驱动能力单元以降低面积和功耗 lab2的实验目的是利用门级单元构建全加器，因此可以利用除了这两个 已有的全加器以外的所有单元构建设计 其他的单元，大家可以参考单元库说明文档了解其逻辑功能和端口信号 根据全加器的真值表和逻辑表达式选择库中适当的单元实现其逻辑功能， 这些单元的选择在很大程度上决定了后续版图设计，单元少则连线少， 面积可能也小些