采样数据接收方法 >基于LVDS的并行采样数据接收 难点？ 建立时间和保持时间难以满足 解决方案？ 源同步设计，利用FPGA内部的I ODELAY,调整 输入数据的延迟，直到满足建立时间和保持 时间要求第9页 基于LVDS的并行采样数据接收 采样数据接收方法 难点？ 建立时间和保持时间难以满足 解决方案？ 源同步设计，利用FPGA内部的IODELAY,调整 输入数据的延迟，直到满足建立时间和保持 时间要求