实验目的及时间安排 ●掌握数字系统的半定制设计方法 完成16位加法器的RTL级电路设计和仿真 ●完成16位加法器的门级电路设计和仿真 ●完成逻辑综合 ●设计时间:1次课 ●设计数据和上机指导在lab4tar文件中 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright O 2011-2012 数字系统设计Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 Page 2 实验目的及时间安排 掌握数字系统的半定制设计方法 完成16位加法器的RTL级电路设计和仿真 完成16位加法器的门级电路设计和仿真 完成逻辑综合 设计时间：1次课 设计数据和上机指导在lab4.tar文件中