第一章 概述 1.1研究动机 静电放电(Electrostatic Discharge,ESD)会对电子器件或电子系统造成电性 过度应力(Electrical Overstress,.EOS)[1],这种破坏会使半导体器件或者计算机 系统等形成一种永久性的毁坏，是造成集成电路失效的主要原因之一。据统计， 将近40%的集成电路失效是由静电放电引起的2]。集成电路工艺发展到深亚微 米阶段，特征尺寸不断缩小，更薄的栅氧化层，更短的沟道长度，更浅的源漏， 使MOS管能承受的电流和电压越来越小。又比如广泛应用的LDD结构，在源 漏两端形成“尖端”，在ESD电压下容易产生“尖端放电”现象。先进的工艺 使集成电路的静电放电保护能力下降，但外界环境中产生的静电并未减少，因 此要进一步优化电路的抗ESD性能。除了加强在流片、封装、测试、存放、搬 运过程中对静电累积的控制外，必须在电路中加入能防患静电放电的装置。 我们可以在芯片中做这样的设计，在大电流或高电压事件发生时，建立可 选的电流环路或第二路径，使ESD电流避开对过压敏感的电路。该电流环路必 须对ESD事件做出响应，即有“开关”，同时具有低阻抗。我们的测试假设在 断电状态下进行，因而ESD事件本身起到了电流和电压源的作用3]。所以，设 计的总体思路是利用低压触发网络把电流从敏感电路转移到可选电流路径，即 ESD保护电路。 ESD保护电路的作用是增加整个电路的ESD鲁棒性，首要的设计目的是避 免系统中任何物理元件遭受ESD事件带来的永久的或潜在的功能性、可靠性、 质的损害3]。其必然结果是要保证任意两引脚间发生的ESD,都有适合的低阻 旁路将ESD电流绕开内部电路，引入接地端，并且钳位关键点的电压。同时， 保护电路还要有很好的稳定性，能在ESD发生时快速响应、完整吸收，而且在 芯片正常工作时不能对工作电路有影响。 1.2研究内容及贡献 本论文着重研究了静电放电保护电路，其主要内容首先包括静电放电的基 本概念，主要是测试组合模式；然后从系统级出发，分析了保护网络的架构： 3第一章 概述 1.1 研究动机 静电放电(Electrostatic Discharge, ESD)会对电子器件或电子系统造成电性 过度应力(Electrical Overstress, EOS)[1]，这种破坏会使半导体器件或者计算机 系统等形成一种永久性的毁坏，是造成集成电路失效的主要原因之一。据统计， 将近 40%的集成电路失效是由静电放电引起的[2]。集成电路工艺发展到深亚微 米阶段，特征尺寸不断缩小，更薄的栅氧化层，更短的沟道长度，更浅的源漏， 使 MOS 管能承受的电流和电压越来越小。又比如广泛应用的 LDD 结构，在源 漏两端形成“尖端”，在 ESD 电压下容易产生“尖端放电”现象。先进的工艺 使集成电路的静电放电保护能力下降，但外界环境中产生的静电并未减少，因 此要进一步优化电路的抗 ESD 性能。除了加强在流片、封装、测试、存放、搬 运过程中对静电累积的控制外，必须在电路中加入能防患静电放电的装置。 我们可以在芯片中做这样的设计，在大电流或高电压事件发生时，建立可 选的电流环路或第二路径，使 ESD 电流避开对过压敏感的电路。该电流环路必 须对 ESD 事件做出响应，即有“开关”，同时具有低阻抗。我们的测试假设在 断电状态下进行，因而 ESD 事件本身起到了电流和电压源的作用[3]。所以，设 计的总体思路是利用低压触发网络把电流从敏感电路转移到可选电流路径，即 ESD 保护电路。 ESD 保护电路的作用是增加整个电路的 ESD 鲁棒性，首要的设计目的是避 免系统中任何物理元件遭受 ESD 事件带来的永久的或潜在的功能性、可靠性、 质的损害[3]。其必然结果是要保证任意两引脚间发生的 ESD，都有适合的低阻 旁路将 ESD 电流绕开内部电路，引入接地端，并且钳位关键点的电压。同时， 保护电路还要有很好的稳定性，能在 ESD 发生时快速响应、完整吸收，而且在 芯片正常工作时不能对工作电路有影响。 1.2 研究内容及贡献 本论文着重研究了静电放电保护电路，其主要内容首先包括静电放电的基 本概念，主要是测试组合模式；然后从系统级出发，分析了保护网络的架构； 3