第五章同步时序逻辑电路 5.1概述 5.11时序逻辑电路结构 时序电路由组合电路和存储电路组成。其输出不仅取决于当时的输 入,还与过去的状态有关。 图中,x1~xn为时序电路输入 Z 信号,又称组合电路外部输入。z, 组合电路 Zm为时序电路输出信号,又称组 合电路外部输出。y1~ys为时序电… 路的“状态”信号,又称组合电 存储电路 路内部输入。Y1~Y为时序电路激 励信号,又称组合电路内部输出。 时钟CP 某一时刻的状态称为“现态”,记作y,某一现态下随外部信号变 化而即将到达的状态称为“次态”,记作y第五章 同步时序逻辑电路 5．1 概述 5．1．1 时序逻辑电路结构 时序电路由组合电路和存储电路组成。其输出不仅取决于当时的输 入，还与过去的状态有关。 x1 Z1 xn Zm ys … y1 Y1 … Yr 组合电路 存储电路 时钟 CP 图中，x1 ~ xn 为时序电路输入 ： ： 信号， 又称组合电路外部输入。Z1 ~ Zm 为时序电路输出信号，又称组 合电路外部输出。y1 ~ ys 为时序电 路的 “状态” 信号，又称组合电 路内部输入。Y1 ~Yr为时序电路激 励信号，又称组合电路内部输出。 某一时刻的状态称为“现态”，记作y，某一现态下随外部信号变 化而即将到达的状态称为“次态”，记作y (n+1)