亚稳态或不确定态问题 最小脉冲宽度:传播延迟 D锁存器(带使能端) p388图7-12 0x上一个Q值上一个礁 将同步S-R的輸入反相连接,消除输入状态的约束(11 建立时间与保持时间:在C的边沿附近;输入不能在此段时间内变化; 时序电路中的时间关系 (激勵、时钟)一触发器輸出一组合逻辑一下一级触发器 T:触发器延迟时间:从时钟改变到触发器输出稳定; TD:组合逻辑延迟时间; Tpd:触发器时钟的延迟容限; 系统时钟周期T>TC+ TD+Tsetup-Tpd; 数字集成电路的设计特点 组合电路设计 简单单元系统:输入变量少 穷举输入变量组合与输出的关系:真值表/卡诺图;亚稳态或不确定态问题 最小脉冲宽度：传播延迟 D 锁存器（带使能端） p.388 图 7-12 将同步 S-R 的输入反相连接，消除输入状态的约束（11）； 建立时间与保持时间：在 C 的边沿附近；输入不能在此段时间内变化； 时序电路中的时间关系： （激励、时钟）--触发器输出—组合逻辑—下一级触发器 TC：触发器延迟时间：从时钟改变到触发器输出稳定； TD：组合逻辑延迟时间； Tpd：触发器时钟的延迟容限； 系统时钟周期 T>TC+TD+Tsetup-Tpd； 数字集成电路的设计特点 组合电路设计 简单单元系统：输入变量少 穷举输入变量组合与输出的关系：真值表/卡诺图；