5.7.5ECO验证185 58小结185 59问题与思考185 第6章编程与配置187 6.1配置 Altera FPga187 6.1.1配置方式187 61.2主动串行(AS)193 6.1.3被动串行(PS)19 614快速被动并行(FPP)198 615被动并行异步(PPA)199 6.1.6JTAG配置方式20 6.1.7 Byte Blaster Il下载电缆202 6.1.8配置芯片204 62配置文件和软件支持204 621软件支持204 622配置文件206 6.3单板设计及调试注意事项209 6.3.1配置的可靠性210 632单板设计要点210 6.3.3调试建议21 64小结213 65问题与思考213 第7章MAX+PLSI过渡到 Quartus Il215 71MAX+PUSI与 Quartus的功能比较215 72转换MAX+PLUSⅡ设计217 7.21改变GUI风格21 722转换MAX+PLUSⅡ工程218 723查看新工程219 724导入MAX+ PLUS II配置文件220 73编辑工程221 73.1修改设计芯片 73.2设置编译选项 74编译224 741运行编译器224 742查看工程结构226 74.3编译报告227 7.5时序分析228 7.5.1时序设置228 752运行时序分析器229 7.53时序分析指定路径230 7.54时序约束布局器23 7.6仿真2335.7.5 ECO 验证 185 5.8 小结 185 5.9 问题与思考 185 第 6 章 编程与配置 187 6.1 配置 Altera FPGA 187 6.1.1 配置方式 187 6.1.2 主动串行(AS) 193 6.1.3 被动串行(PS) 196 6.1.4 快速被动并行(FPP) 198 6.1.5 被动并行异步(PPA) 199 6.1.6 JTAG 配置方式 201 6.1.7 ByteBlaster II 下载电缆 202 6.1.8 配置芯片 204 6.2 配置文件和软件支持 204 6.2.1 软件支持 204 6.2.2 配置文件 206 6.3 单板设计及调试注意事项 209 6.3.1 配置的可靠性 210 6.3.2 单板设计要点 210 6.3.3 调试建议 211 6.4 小结 213 6.5 问题与思考 213 第 7 章 MAX+PLUS II 过渡到 Quartus II 215 7.1 MAX+PLUS II 与 Quartus II 的功能比较 215 7.2 转换 MAX+PLUS II 设计 217 7.2.1 改变 GUI 风格 217 7.2.2 转换 MAX+PLUS II 工程 218 7.2.3 查看新工程 219 7.2.4 导入 MAX+PLUS II 配置文件 220 7.3 编辑工程 221 7.3.1 修改设计芯片 221 7.3.2 设置编译选项 223 7.4 编译 224 7.4.1 运行编译器 224 7.4.2 查看工程结构 226 7.4.3 编译报告 227 7.5 时序分析 228 7.5.1 时序设置 228 7.5.2 运行时序分析器 229 7.5.3 时序分析指定路径 230 7.5.4 时序约束布局器 232 7.6 仿真 233