采用盐雾试验和电化学阻抗谱测试技术研究了纯锌和锌铝伪合金涂层在含氯离子环境中的腐蚀行为和电化学特性,通过扫描电镜、X射线物相分析等手段研究了原始涂层及腐蚀后的表面形貌和腐蚀产物的相结构,并对两种涂层的腐蚀机理进行了初步的探讨.随着盐雾时间的增加,纯锌涂层表面逐渐生成疏松多孔的胞状腐蚀产物层,主要腐蚀产物为Zn5(OH)8Cl2H2O、ZnO和Zn5(CO3)2(OH)6,盐雾试验达到768 h后腐蚀产物层局部区域发生龟裂.锌铝伪合金涂层表面生成致密的腐蚀产物层,主要为Zn5(OH)8Cl2H2O、Zn0.71Al0.29(OH)2(CO3)0.145·xH2O及ZnAl2O4.电化学阻抗谱测试结果表明:随着盐雾时间的延长,两种涂层的电荷转移电阻均逐渐增大,但锌铝伪合金涂层的阻抗要明显大于纯锌涂层,表现出了更好的耐蚀性

对名义成分为Nd12.3-xDyxFe79.7Nb0.8Zr0.8Cu0.4B6(x=0,0.5,1.5,2.5)的预合金进行长时间高温退火,将其破碎,取向并粘结.分别沿取向方向和垂直于取向方向测量其磁化曲线.将两曲线延长至相交,交点对应的磁场视为材料的磁晶各向异性场.结果表明:随着Dy含量的增加,合金各向异性场(HA)呈线性增加.当Dy的原子分数为2.5%时,合金各向异性场达到7536 kA·m-1;平均每增加1%Dy,各向异性场提高值为200~300 kA·m-1

采用正交试验的方法,研究了电脉冲处理对热镀锌镀层生长动力学的影响.以合金层生长速率时间指数为评价指标对电脉冲处理效果进行了优化.正交试验结果表明,电脉冲处理参数中电容量是主要影响因素,处理时间影响不明显,在电容量200μF,电压700 V,频率2 Hz,处理时间30 s的条件下作用效果较好.在此参数条件下的热镀锌实验结果表明:合金层的生长受到抑制,厚度减薄,组织变得均匀致密;合金层生长速率时间指数由0.717下降到0.428,合金层的生长方式由界面反应和扩散联合控制转变为仅受扩散控制

依据《中华人民共和国合同法》的有关规定，经双方当事人协商一致，签订本 合同

采用Thermo-Calc软件分别计算硅在不同温度Zn-50%Al-xFe-ySi(原子数分数)熔池液相中的溶解度及不同温度Zn-30%Al-2%Fe-xSi(质量分数)熔池中开始形成τ5渣相和FeAl3渣相消失时该熔池中硅含量,采用平衡合金法测定Zn-50%Al-xFe-ySi合金液相中硅的溶解度和不同硅含量的Zn-30%Al-2%Fe-xSi合金的相平衡关系.当温度分别为540、560、580、600和620℃时,硅在Zn-50%Al-xFe-ySi体系液相中的溶解度(原子数分数)计算值分别为0.82%、0.95%、1.11%、1.28%和1.47%,实验结果与计算结果吻合很好.当熔池温度分别为580、600和620℃时,在Zn-30%Al-2%Fe-xSi合金中刚开始出现τ5相时所对应硅质量分数的计算值分别为0.6%、0.72%和0.84%,发生FeAl3相消失对应的锌池中硅质量分数的计算值分别为1.12%、1.22%和1.34%,实验结果与计算预测结果基本一致

采用Thermo-Calc热力学计算软件,对R5系泊链钢在400~1600℃存在的平衡析出相进行了热力学计算,并讨论了合金元素对平衡析出相的影响.结果表明,R5系泊链钢中平衡析出相主要为M23C6、M6C、MX和AlN,其中M为Cr、Fe、Mn、Mo、Nb、Ni和V等,X为C、N和空位Va等.在此基础上讨论了合金元素C、Cr、Mo和Nb对M23C6相、M6C相及MX相的平衡摩尔含量和平衡析出温度的影响,优化了新型R5系泊链钢的合金体系及热处理工艺,提出新型R5系泊链钢的最佳热处理工艺为920±30℃淬火和600±30℃回火,其中金属元素Mo的质量分数以0.45%为佳

保全概述 一、合同的保全 合同之债的保全,债权人为了防止债务人的 财产不当减少以免危及债权实现而采取的措 施或手段

组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状 态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记 忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器

在一种含钨、钼的40Ni-14Cr-Fe基高温合金中,正常热处理后就出现μ相,开始析出于晶界。微量（～0.1%）μ相就对合金塑性,尤其会使冲击韧性值成倍下降,是合金长时期使用中脆化的主要因素。晶界微量μ相引起的脆化倾向与晶界上的μ相密集程度成正比关系,可通过控制成分及细化晶粒来降低μ相的密集程度,从而减弱晶界μ相引起的脆化作用。沿晶μ相所造成的室温冲击沿晶断裂形式,其断裂特征不是沿整个μ相介面形成孔洞,而只是沿部分μ相介面形成裂纹

3.1逻辑代数 3.2逻辑函数的卡诺图化简法 3.3组合逻辑电路的分析 3.4组合逻辑电路的设计 3.5组合逻辑电路中的竞争冒险