点击切换搜索课件文库搜索结果(1397)
文档格式:PDF 文档大小:1.53MB 文档页数:110
重点: 1. 阻抗和导纳; 2. 正弦稳态电路的分析; 3. 正弦稳态电路的功率分析; 4. 串、并联谐振的概念; 9.1 阻抗和导纳 9.2 阻抗(导纳)的串联和并联 9.3 正弦稳态电路的分析 9.5 正弦稳态电路的功率 9.6 复功率 9.7 最大功率传输 9.8 串联电路的谐振 9.9 并联电路的谐振
文档格式:PPT 文档大小:3.15MB 文档页数:126
7.1 电解质溶液的导电特征 7.2 电导、电导率、摩尔电导率 7.3 电解质的活度和活度系数 7.4 可逆电池和可逆电极 7.5 电极电势与可逆电池热力学 7.6 电池电动势的测定及应用 7.7 实际电极过程 7.8 电解时的电极反应 7.9 金属的电化学腐蚀与防腐
文档格式:PPT 文档大小:4.08MB 文档页数:173
§7.1 电解质溶液的导电机理及法拉第定律 §7.2 离子的迁移数 §7.3 电导、电导率和摩尔电导率 §7.4 平均离子活度因子及德拜-休克尔极限公式 §7.5 可逆电池及其电动势的测定 §7.6 原电池热力学 §7.7 电极电势和液体接界电势 §7.8 电极的种类 §7.9 原电池设计举例 §7.10 原电池设计举例分解电压 §7.11 原电池设计举例极化作用 §7.12 原电池设计举例电解时电极反应
文档格式:PDF 文档大小:2.5MB 文档页数:111
一、概述 二、电毛细现象 三、双电层的微分电容 四、双电层的结构 五、零电荷电位 六、电极-溶液界面的吸附现象
文档格式:PDF 文档大小:1.09MB 文档页数:7
采用挤出式3D打印技术制备锂离子电池电极,选取三元镍钴锰酸锂(LiNi0.5Co0.2Mn0.3O2)作为正极活性材料,以去离子水、羟乙基纤维素和其他添加剂为溶剂来制备性能稳定且适合3D打印技术的锂离子电池正极墨水,利用流变仪、X射线衍射仪、电池测试仪、ANSYS模拟等探究了增稠剂种类和含量、墨水黏度、打印工艺等对墨水流变性质和可打印性能的影响。结果表明:选取羟乙基纤维素/羟丙基纤维素质量比为1∶1混合且质量分数为3%时,所制备的墨水黏度为20.26 Pa·s,此时墨水具有较好的流变性,打印过程出墨均匀,打印电极光滑平整,满足后期墨水的可打印性要求,经模拟分析,墨水黏度对墨水流动性影响明显;电极材料经超声分散、打印、烧结等过程后未造成原有晶体结构的改变;电极首次充放电容量分别为226.5和119.4 mA·h·g?1,经过20次循环后,电池充放电容量的变化率减小并趋于稳定,3D打印电极表现出良好的循环稳定性
文档格式:PPT 文档大小:3.93MB 文档页数:98
1.1 电力电子器件概述 1.2 不可控器件——电力二极管 1.3 半控型器件——晶闸管 1.4 典型全控型器件 1.5 其他新型电力电子器件 1.6 电力电子器件的驱动 1.7 电力电子器件的保护 1.8 电力电子器件的串联和并联使用
文档格式:PPT 文档大小:9.21MB 文档页数:46
6.1 二端口电路的方程和参数 一、开路与短路参数 二、传输参数 三、混合参数 6.2 二端口电路的等效 一、含独立源二端口电路等效 二、不含独立源二端口电路的等效 6.3 二端口电路的联接 一、级联 二、串联和并联 6.4 二端口电路的分析
文档格式:PPT 文档大小:459KB 文档页数:12
一、电解质溶液的电导 电化学 (一)电导 电导G电阻的倒数,G=1/R 均匀导体的电导与导体的截面积A成正比,与导体的长度 成反比。 电导的单位:S(西门子)或-1(姆欧)
文档格式:PPT 文档大小:37.5KB 文档页数:3
《通信电路原理》课程课堂讨论题二 通信电路的机辅电路分析和系统仿真 模拟滤波器的分析和设计:390201 高频小信号放大器电路分析和设计:390202 C类放大器电路分析和设计:390203 振荡器电路分析和设计:390204 调幅和解调电路分析和设计:390205 每个专题的讨论时间不超过15分钟
文档格式:PDF 文档大小:1.16MB 文档页数:10
为了降低硬件开销,越来越多的加法器电路采用传输管逻辑来减少晶体管数量,同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究,提出一种基于摆幅恢复传输管逻辑(Swing restored pass transistor logic, SRPL)的全加器设计方案。该方案首先分析电路的阈值损失机理,结合晶体管传输高、低电平的特性,提出一种摆幅恢复传输管逻辑的设计方法;然后,采用对称结构设计无延时偏差输出的异或/同或电路,利用MOS管补偿阈值损失的方式,实现异或/同或电路的全摆幅输出;最后,将异或/同或电路融合于全加器结构,结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下,本文采用HSPICE仿真验证所设计的逻辑功能,与文献相比延时降低10.8%,功耗延时积(Power-delay product, PDP)减少13.5%以上
首页上页110111112113114115116117下页末页
热门关键字
搜索一下,找到相关课件或文库资源 1397 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有