输入信号为双端的情况下，JK触发器的逻辑功能最为完善。 输入信号为单端的情况下，D触发器用起来最方便

一、维持阻塞型DFF 1.电路结构：基本触发器+触发引导电路

一、寄存器 寄存器是用来寄存数码的逻辑部件，所以必须具备接收和寄存数码的 功能。任何一种触发器都可以构成寄存器，每一个触发器存放一位二进制数 或一个逻辑变量，用n个触发器组成的寄存器就可以存放n位二进制数或n个 逻辑变量

一、触发器概念 有一个或多个输入，两个互反的输出（Q和Q），具有两个稳态，能存储一个0或1的基本单元电路。通常用Q端的状态代表触发器的状态

1、在由与非门组成的基本RS触发器的?和?端分别加上如题图10-1所示的触发信号,画出输出端Q的波形(设初态Q=0)

时序逻辑电路由组合电路和存储电路两部分构成。按触发脉冲输入方式的不同， 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而在异步时序电路中，各触发器状态的变化不受同一个时钟脉冲控制

10.1概述 10.2创建触发器 10.3查看、修改和删除触发器

5.1.1分析图题5.1.1所示电路的功能,列出功能表 5.1.2用基本RS触发器消除手动开关因机械振动而产生的电压、电流波形毛刺的电路如图题5.1.2所示,试画出在按钮开关S由位置A到B有触点振动时,触发器Q、Q端的波形

1. 存储过程 2. 存储函数 3. 触发器 4. 事件

时序逻辑电路由组合电路和存储电路两部 分构成。 按触发脉冲输入方式的不同,时序电路可 分为同步时序电路和异步时序电路。同步 时序电路是指各触发器状态的变化受同一 个时钟脉冲控制;而在异步时序电路中, 各触发器状态的变化不受同一个时钟脉冲 控制