4.1 单片机中断技术概述 4.2 AT89S52的中断系统结构 4.2.1 中断请求源 4.2.2 中断请求标志寄存器 4.3 中断允许与中断优先级的控制 4.3.1 中断允许寄存器IE 4.3.2 中断优先级寄存器IP 4.4 响应中断请求的条件 4.5 外部中断的响应时间 4.6 外部中断的触发方式选择 4.6.1 电平触发方式 4.6.2 跳沿触发方式 4.7 中断请求的撤销 4.8 中断服务子程序的应用设计 4.9 多外部中断源系统设计 4.9.1 定时器/计数器作为外部中断源的使用方法 4.9.2 中断和查询结合的方法 4.9.3 用优先权编码器扩展外部中断源

2.1 AT89S52单片机的硬件组成 2.2 AT89S52的引脚功能 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 并行I/O口引脚 2.3 AT89S52的CPU 2.3.1 运算器 2.3.2 控制器 2.4 AT89S52的存储器结构 2.4.1 程序存储器空间 2.4.2 数据存储器空间 2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计 2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路 2.7.1 复位操作 2.7.2 复位电路设计 2.8 AT89S52单片机的最小应用系统 2.9 看门狗定时器（WDT）功能简介 2.10 低功耗节电模式 2.10.1 空闲模式 2.10.2 掉电运行模式

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第七章 555定时器脉冲产生与整形电路（小结）

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第七章 555定时器脉冲产生与整形电路7.3 单稳态触发器

7.1 概述 7.2 施密特触发电路 7.3 单稳态电路 7.4 多谐振荡电路 7.5 555定时器及其应用

7.1 通用I/O引脚(GPIO) 7.2 定时器 7.3 主机接口HPI 7.4 直接存储器访问DMA 7.5 多通道缓冲串行口(McBSP)

9.1 事件管理器概述 9.2 通用定时器 9.3 比较单元及PWM输出 9.4 捕获单元 9.5 正交编码脉冲单元 9.6 事件管理器中断

中国地质大学（武汉）：《数字逻辑实验》课程教学资源（实验内容）实验十 数字定时器（设计性）

实验一 数据传送实验 实验目的： （1）学习使用伟福仿真软件 （2）掌握8031内部RAM和外部RAM之间数据传送特点和应用。 （3）复习数据传送指令。 实验二 数制转换运算实验 实验目的 ： 1、学习二进制数转换为BCD码数的一般算法。 2、学习十进制数转换成ASCⅡ码的一般算法。 实验三 控制转移程序实验 实验目的 ： 学习掌握控制转移指令程序设计方法。 实验四 定时器/计数器实验 实验目的 ： 1、学习掌握利用中断、查询方法设计8031内部定时计数器程序。 2、进一步掌握中断处理程序的编程方法。 实验五 串行口扩展实验 实验目的 ： 1、掌握串行口控制显示器硬件原理及软件设计方法。 2、掌握单片机与74LS164接口电路设计。 实验六 串行通信实验 实验目的： 学习单片机串行通信方式，熟悉串行通信程序设计。 实验七 流水灯实验 实验目的： 掌握8051单片机输入、输出端口程序设计方法

2.1 AT89S52单片机的硬件组成 2.2 AT89S52的引脚功能 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 并行I/O口引脚 2.3 AT89S52的CPU 2.3.1 运算器 2.3.2 控制器 2.4 AT89S52的存储器结构 2.4.1 程序存储器空间 2.4.2 数据存储器空间 2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计 2.6.2 时钟周期、机器周期、指令周期与指令时序 2.7 复位操作和复位电路 2.7.1 复位操作 2.7.2 复位电路设计 2.8 AT89S52单片机的最小应用系统 2.9 看门狗定时器（WDT）功能简介 2.10 低功耗节电模式 2.10.1 空闲模式 2.10.2 掉电运行模式