4.1 差动放大电路 4.2 集成运放的内部结构及特点 4.3 集成运放的主要性能指标

4.1差动放大电路 4.2集成运放的内部结构及特点 4.3集成运放的主要性能指标

2.4放大电路静态工作点的稳定 2.4.1静态工作点稳定的必要性 ①失真

2.7.1场效应管放大电路的三种接法

3.14双口网络互联 1、级联

3.7叠加定理 一、回顾网孔法

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

2.1放大的概念和放大电路的主要性能指标 2.1.1放大的概念 以扩音机为例

2．1 电路的串、并联等效变换 2．2 叠加定理 2．3 戴维宁定理与诺顿定理

第一节信号传输延迟 数字电路的延迟由四部分组成: 门延迟 连线延迟 扇出延迟 大电容延迟 一、CMOS门延迟: