1 建立原始状态转移图和原始状态转 移表； 2 化简原始状态转移表； 3 进行状态编码； 4 选择触发器类型，求电路输出方程及各触发器的驱动方程； 5 画逻辑电路图

为了克服RSFF的不定状态,引入D､JK､T和 T’四种形式的钟控四门触发器。但四门FF由于 存在着严重的空翻问题，而不能在实际中应用。 为了既解决同步问题又能防止空翻现象， 于是引出主从FF和边沿FF

一、维持阻塞型DFF 1.电路结构：基本触发器+触发引导电路

一、555定时器的组成与功能 二、555定时器的典型应用 三、多谐振荡器 四、单稳态触发器 五、施密特触发器

组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状 态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记 忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器

时序逻辑电路由组合电路和存储电路两部分构成。按触发脉冲输入方式的不同， 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而在异步时序电路中，各触发器状态的变化不受同一个时钟脉冲控制

一、提高触发器的工作可靠性， 二、增强抗干扰能力

1. 掌握脉冲波形基本参数及参数间的关系； 2．了解TTL与非门原理，主要特性参数； 3．掌握555定时器原理、功能及应用； 4．掌握单稳态触发器的功能、分析方法及典型电路（由555、运放等组成的）；

11.2 由门电路构成的单稳态触发器 11.3 由门电路构成的多谐振荡器 11.4 由门电路构成的施密特触发器

为了克服RSFF的不定状态,引入D钟控四门 触发器。但四门FF由于存在着严重的空翻问题， 而不能在实际中应用。 为了既解决同步问题又能防止空翻现象， 于是引出边沿FF和主从FF