组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状 态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记 忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器

一、实验目的 1.学会组合逻辑电路的实验分析及其设计方法。 2.验证半加器、全加器的逻辑功能

一、实验目的 1．掌握基本 RS 触发器、 JK 触发器、 D 触发器和T 触发器的逻辑功能。 2．熟悉各类触发器之间逻辑功能的相互转换方法

一、实验目的 1．掌握中规模 4 位双向移位寄存器逻辑功能及使用方法。 2．熟悉移位寄存器的应用：实现数据的串行、并行转换和构成环形计数器

1.1用真值表证明下列恒等式 (1)⊕B=A⊙B=AB1 (2)A(B⊕C)=AB⊕AC (3)(A+B)(A+C)(B+C)=(a+B)(a+C)

2.1 有两个TTL与非门G1和G2，测得它们的关门电平分别为: UOFF1=0.8 V, UOFF2=1.1V；开门电平分别为：UON1=1.9V, UON2=1.5 V。它们的输出高电平和低 电平都相等，试判断何者为优（定量说明）。 2.2 试判断图题2.2所示TTL电路能否按各图要求的逻辑关系正常工作？ 若电路的接法有错，则修改电路。 图题 2.2

3.1试分析图题3.1所示各组合逻辑电路的逻辑功能

4.1 分析图题 4.1 所示 RS 触发器的功能，并根据输入波形画出 Q 和Q的波形

5.1 分析图题 5.1 所示时序电路的逻辑功能，假设电路初态为 000，如果在 CP 的 前六个脉冲内，D 端依次输入数据 1, 0, 1, 0, 0, 1，则电路输出在此六个脉冲 内是如何变化的？

6.1 利用 555 定时器芯片构成一个鉴幅电路，实现图题 中, UR1=3.2V, UR2=1.6 V。要求画出电路图，并标明电路中相关的参数值