4.1概述 4.2.1 组合逻辑电路的分析方法 4.2 组合逻辑电路的分析方法和设计方法 4.2.2 组合逻辑电路的设计方法 4.3 若干常用组合逻辑电路 4.3.1 编码器 4.3.2 译码器 4.3.3 数据选择器 4.3.4 加法器 4.3.5 数值比较器 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 4.4.2检查的竞争－冒险现象方法 4.4.3 消除竞争-冒险现象的方法

6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法

课题一、数制和码制 课题二、逻辑代数的公式和定理 课题三、逻辑函数的化简方法 课题四、具有无关项的逻辑函数及其化简 课题五、TTL反相器 课题六、小规模组合电路的分析 课题七、小规模组合电路的设计 课题八、编码器原理与应用 课题九、译码器原理与应用 课题十、数据选择器原理与应用 课题十一、加法器和数值比较器 课题十二、锁存器与电平触发的触发器 课题十三、脉冲触发的触发器 课题十四、边沿触发的触发器 课题十五、同步时序电路的分析 课题十六、移位寄存器的原理与应用 课题十七、计数器的原理与应用 课题十八、任意进制计数器的构成方法 课题十九、同步时序电路的设计 课题二十、CPLD和FPGA的结构与应用

1.1 概述 1.2 几种常用的数制 1.3 不同数制间的转换 1.4 二进制算数运算 1.5 几种常用的编码

3.1 概述 3.2 半导体二极管和三极管的开关特性 3.3 分立元件门电路 3.4 TTL门电路 3.5 CMOS门电路

5.1 概述 5.3 触发器的逻辑功能及其描述 5.2 触发器的电路结构与动作特点 5.4 触发器应用举例

4.1 概述 4.2 组合逻辑电路的分析方法和设计方法 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争-冒险现象

1. 可编程逻辑器件(PLD)的定义 2. PLD的基本原理与结构 3. PLD的发展历程 4. PLD的分类 5. 低密度PLD的原理与结构 6. CPLD的原理与结构 7. FPGA的原理与结构 8. FPGA/CPLD器件的配置 9. FPGA/CPLD器件概述

6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.5 时序逻辑电路中的竞争－冒险现象（自学）

3.1 半导体二极管、三极管和MOS管的开关特性 3.1.1 理想开关的开关特性 3.1.2 半导体二极管的开关特性 3.1.3 半导体三极管的开关特性 3.1.4 MOS管的开关特性 3.2 分立元器件门电路 3.2.1 二极管与门和或门 3.2.2 三极管非门（反相器） 3.3 CMOS集成门电路 3.3.1 CMOS反相器 3.3.2 CMOS与非门、或非门、与门和或门 3.3.3 CMOS与或非门和异或门 3.3.4 CMOS传输门、三态门和漏极开路门 3.4 TTL集成门电路 3.4.1 TTL反相器 3.4.2 TTL与非门、或非门、与门、 3.4.3 TTL集电极开路门和三态门 3.4.4 TTL集成电路和其他双极型集成电路