前面讨论的组合逻辑电路的分析和设计, 是假定输入输出处于稳定的逻辑电平下进行 的。对于实际电路来说，当所有的输入信号 逻辑电平发生变化的瞬间，电路的输出可能 出现违背稳态下的逻辑关系，尽管这种不希 望有的输出是暂时的，但它仍会导致被控对 象的误动作。为此，组合电路设计完成后要 进行竞争与冒险分析

NI电路设计套件的介绍在您的NI电路设计套件版本中，可能并不具备本书介绍的一些功能。请参阅版本说明以获取相应版本功能

实验五AD采样电路设计 一、实验目的:通过本次实验掌握用VHDL语言设计程序能够通过时序对ADC0809器件进行控制并进行采集、输出。 二、实验要求: 1、了解并掌握ADC0809的工作原理。 2、编写相应的程序实现对ADC0809的控制

2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则

6.1 输入缓冲器 6.2 输出缓冲器 6.3 ESD保护电路 6.4 三态输出的双向I/O缓冲器

(1）用触发器和逻辑门设计任意进制计数器 例6.5.1 试用JKFF和与非门设计按自然二进制码记数的M=5的同步加法记数器

5.1 PCB板的设计技巧 5.2 规则校验 5.3 PCB报表输出 5.4 类和组合 5.5 内电层 5.6 PCB板3D显示 5.7 打印输出文件 5.8 项目实训

一、逻辑门电路设计 例1:用数据流描述方式设计一个4输入“与或非”逻辑门

§3.1 概述 §3.2 组合逻辑电路分析基础 §3.3 组合逻辑电路设计基础

4.1 概述 4.2 组合逻辑电路的分析方法 4.3 组合逻辑电路的基本设计方法 4.4 若干常用的组合逻辑电路模块 4.5 层次化和模块化的设计方法 4.6 可编程逻辑器件 4.7 硬件描述语言 4.8 用可编程通用模块设计组合逻辑电路 4.9 组合逻辑电路中的竞争－冒险