4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3常用中规模组合逻辑部件的原理和应用 4.4组合逻辑电路中的竞争与冒险

§4.1 关系运算符 §4.2 逻辑运算符和逻辑表达式 §4.3 if 语句–––条件判断

第八章可编程逻辑器件 本章知识要点: 一、PLD的基本概念 二、低密度可编程逻辑器件 三、复杂可编程逻辑器件 四、现场可编程门阵列 五、在系统编程技术简介

• 5.1 概述 • 5.2 触发器 • 5.3 时序逻辑电路的分析 • 5.4 常用时序逻辑电路 • 5.5 时序逻辑电路的设计 • 5.6 用PLD实现时序逻辑电路

这一章的习题从内容上可以分为四种类型:逻辑等式的证明逻辑函数不同 表示方法之间的转换、逻辑函数形式的变换和逻辑函数的化简。下面分别总结、 归纳一下这几种类型习题的解题方法并给出相应的例解

2.1 逻辑代数基本公式 2.2 逻辑函数的化简 2.3 逻辑电路图、真值表与逻辑函数的关系

• 3.1 晶体管的开关特性 • 3.2 基本逻辑门电路 • 3.3 TTL逻辑门 • 3.4 其他双极型电路 • 3.5 MOS 逻辑门 • 3.6 编程逻辑器件 (PLD)简介

5.1 时序逻辑电路概述 5.2 同步时序逻辑电路的分析 5.3 同步时序逻辑电路的设计 5.4 异步时序逻辑电路 5.5 计数器 5.6 寄存器

1、写出题图9-1所示的逻辑图的逻辑表达式题图9-1 2、画出实现下列逻辑函数的逻辑图 (1)Y=AB+ AB+ AB (2)Y=AB+ BC (3)Y=ABC +A+B (4)Y=(A+B+CDE+F

6.1 存储器 6.1.1 ROM (Read-Only Memory) 6.1.2 随机存取存储器 (RAM) 6.2 可编程逻辑器件（PLD) 6.2.1 可编程阵列逻辑(PAL) 6.2.2 通用阵列逻辑(GAL) 6.2.3 PLD的开发过程 6.3 VHDL语言 6.3.1 VHDL基本结构与语法 6.3.1.1 VHDL的组成 6.3.1.2 实体（Entity) 6.3.1.3 结构体 (Architecture) 6.3.1.4 程序包 (Package) 与 USE 语句 6.3.1.5 库 (Library) 6.3.1.6 VHDL运算符 6.3.1.7 数据对象 6.3.1.8 VHDL常用语句 6.3.1.9 元件及元件例化 6.3.1.10 配置 (configuration) 6.3.1.11 子程序 6.3.1.12 其他：属性、时钟的表示 6.3.1.13 VHDL的模板 6.3.1.14 常见错误 6.3.1.15 保留字