采用超高压力下通电烧结技术制备了铜体积分数25%~75%的钼铜合金材料.烧结压力2~10GPa,通电功率15kW,通电时间65s.分析了不同成分和制备工艺参数的钼铜合金显微形貌及力学性能.结果表明,所制备的钼铜合金材料结构致密,力学性能优越,而且超高压力下通电烧结技术能有效地避免晶粒长大和组织偏析

一．组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关

一、实验目的 1.学会组合逻辑电路的实验分析及其设计方法。 2.验证半加器、全加器的逻辑功能

一、实验目的 l．掌握 CMOS 集成门电路的逻辑功能和器件的使用规则。 2．学会 CMOS 集成门电路主要参数的测试方法 二、实验原理 1．CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个集成电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路，CMOS 集成电路的

一、实验目的 l.掌握中规模4位双向移位寄存器74LS194逻辑功能及使用方法。 2.熟悉移位寄存器的应用

一、实验目的 1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2.熟悉各类触发器之间逻辑功能的相互转换方法

一、实验目的 1．熟悉数字电路实验箱的结构、基本功能和使用方法。 2．掌握TTL集成电路的使用规则。 3．掌握TTL集成与非门的逻辑功能和主要参数的测试方法

一、实验目的 1．掌握CMOS集成门电路的逻辑功能和器件的使用规则。 2．学会CMOS集成门电路主要参数的测试方法

1．门电路：逻辑门电路是指能够实现各种基本逻辑关系的电路， 简称“门 电路”或逻辑元件。最基本的门电路是与门、或门和非门。 2．在逻辑电路中, 逻辑事件的是与否用电路电平的高、低来表示。 若用1 代表低电平、0代表高电平，则称为正逻辑。相反为负逻辑

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成