6.1基本概念 6.1.1数据冗余 数据图像压缩中的关键概念,数据是用来表示信息的,信息包括有 用信息和无用信息,设n1、n分别代表表达相同信息的2个数据集合中的 信息载体单元的个数,相对数据冗余R定义为:

一、数学期的概 二、高散型随机变量的数学期 三、连续型随机变量的数学期 回、数学期的性质

2-1典型TTL与非门工作原理 2-2其它类型TTL门电路 2-3ECL集成逻辑门 2-4PL集成逻辑门 2-5mos集成逻辑门 2-6接口问题

(1)掌握分析和设计电路的基本方法。 (2)学习常用中规模集成模块比较器。 (3)了解电路中的竞争和冒险现象译码器

5-1时序电路概述 5-2同步时序电路的分析 5-3同步时序电路的设计 5-4异步时序电路

7-1可编程逻辑器件PLD概述 7-2可编程逻辑器件PLD的基本单元 7-3可编程只读存储PROM和可编程逻辑阵列PLA 7-4可编程逻辑器件PAL和通用逻辑阵列GAL 7-5高密度可编程逻辑器件 HDPLD原理及应用 7-6现场可编程门阵列FPGA 7-7随机存取存储器(SRAM)

组合电路:不含记忆元件、无反馈、输出与原来状态无关 触发器能够存储一位二进制信息的基本单元。 触发器特点:

1.1用真值表证明下列恒等式: (1)B=A⊙B=B1 (2)A(B⊕C)=AB⊕AC (3)(+B)(+C)(B+C)=(a+b)(a+c) 1.2用基本定律和运算规则证明下列恒等式: (1)(A+B+C)(A+B+C)= AB+ AC +BC (2)ABD+ ABD+ABC AD+ ABC (3)A+ABC+ ACD +(C+D)E =A+CD+E (4)AB +AC'+BC= ABC ABC

3.1组合逻辑电路的分析方法和设计方法 3.2编码器 3.3译码器 3.4算术运算电路

时序逻辑电路由组合电路和存储电路两部 分构成。 按触发脉冲输入方式的不同,时序电路可 分为同步时序电路和异步时序电路。同步 时序电路是指各触发器状态的变化受同一 个时钟脉冲控制;而在异步时序电路中, 各触发器状态的变化不受同一个时钟脉冲 控制