同步时序逻辑电路采用时钟脉冲对电路进行控制，由时钟脉冲决定 电路状态的转换。 异步时序逻辑电路不采用时钟脉冲控制，电路状态改变仅受输入信 号的控制。可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路

2.1 概述 2.2逻辑代数中的运算 2.3逻辑代数的公式 2.4逻辑代数的基本规则

1､约束项､任意项和无关项 （1）约束项 例如：有三个逻辑变量A､B､C，它们分别表示一台电动机正转､反转和停止的命令

一、触发器概念 有一个或多个输入，两个互反的输出（Q和Q），具有两个稳态，能存储一个0或1的基本单元电路。通常用Q端的状态代表触发器的状态

(1）用触发器和逻辑门设计任意进制计数器 例6.5.1 试用JKFF和与非门设计按自然二进制码记数的M=5的同步加法记数器

1.设计步骤 (1)建立原始状态表和状态图 原始的含义:是指没有经过简化而获得的状态转移表和状态转移图

用预置数法构成M的计数器时,通常采用置最小 数法,利用MSI计数器的进位输出端QCC作为预置控 制信号接置数端上

一、组合逻辑电路的基本概念 二、SSI构成的组合逻辑电路的分析和设计 三、MSI组合逻辑电路的工作原理及应用 四、组合逻辑电路中的竞争和冒险 五、习题讲解

前面讨论的组合逻辑电路的分析和设计, 是假定输入输出处于稳定的逻辑电平下进行 的。对于实际电路来说，当所有的输入信号 逻辑电平发生变化的瞬间，电路的输出可能 出现违背稳态下的逻辑关系，尽管这种不希 望有的输出是暂时的，但它仍会导致被控对 象的误动作。为此，组合电路设计完成后要 进行竞争与冒险分析

一、SS组合电路的分析 所谓分析一个给定的逻辑电路,其目的就是确定电路实现的逻辑功能