在数字电路或系统中,常常需要各种脉冲波形,例如时钟脉冲、控制过程的定时信 号等。这些脉冲波形的获取,通常采用两种方法:一种是利用脉冲信号产生器直接产 生;另一种则是通过对已有信号进行变换,使之满足系统的要求。 本章以中规模集成电路555定时器为典型电路,主要讨论555定时器构成的施密 特触发器、单稳态触发器、多谐振荡器以及555定时器的典型应用

第一节 组合电路的分析和设计 第二节 组合逻辑电路中的竞争与冒险 第三节 超高速集成电路硬件描述语言VHDL 第四节 组合逻辑电路模块及其应用

7.1随机存取存储器(RAM) RAM的基本结构 RAM的存储单元 RAM的容量扩展 RAM的芯片介绍 7.2只读存储器(ROM) ROM的分类 ROM的结构及工作原理 ROM的应用 ROM的容量扩展

8.1信号源概述 8.2正弦、脉冲及函数发生器 8.3锁相频率合成信号的产生 8.4直接数字合成技术 8.5合成信号源简介

时序逻辑电路简称时序电路,与组合逻辑电路并驾齐驱,是数字电路两大重要分支 之一。本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析方法。 然后重点讨论典型时序逻辑部件计数器和寄存器的工作原理、逻辑功能、集成芯片及其 使用方法及典型应用。最后简要介绍同步时序逻辑电路的设计方法

第7章时序逻辑电路 一、概述 二、时序逻辑电路的分析方法 三、演示文稿 四、计数器 五、寄存器和移位寄存器 六、同步时序逻辑电路的设计 七、本章小结

一、试验地的选择(见上一章) 二、试验地的区划和标记 主要注意在进行试验地区化时要根据试验地面积、小区 大小、非试验条件差异状况、重复区、保护行等合理规划。 小区标记一般采用用罗马数字标明重复区(区组),下 角标处理代号,例如I2,Ⅳ等

6.1时序电路概述 6.2同步时序逻辑电路的分析 6.3异步时序电路的分析方法 6.4同步时序电路的设计方法

2.1分立元件门电路 2.2TTL集成逻辑门电路 2.3其他类型的TTL门电路 2.4Ms逻辑门 2.5使用逻辑门的几个实际问题

3.1组合逻辑电路的分析方法 3.2组合逻辑电路的设计方法 3.3若干常用的组合逻辑电路 3.4组合逻辑电路中的竞争-冒险现象