Very high speed integration circuits HDL 起源： 1985 年，美国国防部提出计划； 1987 年成为 IEEE1076 标准； 1993 年进一步修订完善； 是目前标准化程度最高，适应性最广的 HDL 语言； 特点：

VHDL 允许用户自行定义类型； 自定义类型的元素实际上全部来自预定义类型； 用户定义类型必须在使用以前进行类型说明； （在结构体、函数、过程、进程的说明部分进行说明） 最常用的用户定义类型形式为：

VHDL 中主要有六类运算符号： 赋值运算、逻辑运算、算术运算 关系运算、连接运算、移位运算 运算符号主要用于各类表达式中； 运算可以分为单目运算（只有一个运算量）和双目运算 （针对两个运算量）；

并行语句 顺序语句 体现电路硬件的特点：各元件/信号相互影响，同时发生变化 体现设计人员的思路：现象的因果关系、局部与整体的关系 并行语句 模拟结构体中电路硬件的变化特点

在赋值类语句中，经常引用函数来表达常用的运算； function 的结构主要由参量表、说明部分和顺序执行部分构 成，具体结构形式如下 P.276 表 4-35： function function-name ( signal-list) return return-type is declarations and definitions;

根据逻辑条件的判断构成程序分支结构 if 布尔表达式 then 顺序语句 end if； 当布尔表达式为 true 时， 执行 then 后面的顺序语句；

具体描述电路各元件的端口及其连接； 以基本元件为基础逐级构建； 元件：已经定义的电路模块（实体），可以来自标准库中，也 可以是自己或他人以前编译过的实体； 元件的基本要点： 元件名 输入/输出端口特点；

优先编码器 编码器(encoder)也属于码制转换器一类 （BCD—1-out-of-10） （ p.49 表 2-9 ） 优先编码器属于多对 1 转换关系，没有一一对应关系，难 以采用上述方式描述；

Mealy 状态机设计要点： 设定若干状态； 用输入和状态控制进程； 用 case 语句分别选择每一个状态； 用 if 语句确定输入条件，指定相应的下一状态和输出值； 输出立即赋值（使用一个进程）；

寻址存储器（RAM 和 ROM） ROM 和 RAM 属于通用大规模器件，一般不需要自行设 计，特别是采用 PLD 器件进行设计时； 但是在数字系统中，有时也需要设计一些小型的存储器 件，用于特定的用途：临时存放数据，构成查表运算等。 此类器件的特点为地址与存储内容直接对应，设计时将 输入地址作为给出输出内容的条件；