4.1 TMS320C54x软件开发过程 4.2 汇编语言程序的编辑、汇编和链接过程 4.3 COFF的一般概念 4.4 源程序的汇编 4.5 链接器的使用

TMS320C54x芯片是一种特殊结构的微处理器， 为了快速地实现数字信号处理运算，采用了流水线指 令执行结构和相应的并行处理结构，可在一个周期内 对数据进行高速的算术运算和逻辑运算。 本章主要介绍TMS320C54x芯片的硬件结构，重 点对芯片的引脚功能、CPU结构、内部存储器、片 内外设电路、系统控制以及内外部总线进行了讨论

DSP汇编编程及应用举例

一、多总线结构,三组16-bit数据总线和一组程序总线 二、40-bit算术逻辑单元(ALU),包括一个40- bit的桶形 三、移位器和两个独立的40-bit加器 四、17x17-bit并行乘法器,连接一个40-bit的专用加法器

18.1 Special Architectures Pipelining. Parallel Processing. Retiming. Unfolding. ia Folding Transformation Look-Ahead Technique. Associativity Transformation. Distributivity Arithmetic Processor Architectures. Computer-Aided Design. Future VLSI DSP Systems Keshab K. Parhi 18.2 Signal Processing Chips and Applications University of Minnesota System. Implementation of a Finite Impulse Response Filter with Rulph Chassaing the TMS320C25. Floating-Point TMS320C30-Based Development Roger Williams University

2.1TMS320C54x的特点和硬件组成框图 2.2TMS320C54x的总线结构 2.3TMS320C54x的存储器分配 2.4中央处理单元(CPU) 2.5TMS320C54x片内外设简介 2.6硬件复位操作 2.7TM320VC5402引脚及说明

一、DSPDigital signal processing 1、Signal 2、System 3、Signal Processing 4、 Real-time Processing

一、DFT(离散付里叶变换) 二、FFT算法 三、FIR滤波器 四、IIR滤波器 五、自适应滤波器

一、实时信号处理 二、并行处理技术的必要性、现状及发展 三、并行处理技术的分类 四、加速比与并行效率 五、并行处理模块介绍 六、并行算法研究

一、电源配置 二、时钟设计 三、复位电路设计 四、片间信号的阻抗匹配 五、驱动、隔离与电平转换 六、SP仿真口设计