基本原则之一:面积和速度的平衡与互换; 基本原则之二:硬件原则; 基本原则之三:系统原则; 基本原则之四:同步设计原则; 基本设计思想与技巧之一:乒乓操作; 基本设计思想与技巧之二:串并转换; 基本设计思想与技巧之三:流水线操作; 基本设计思想与技巧之四:数据接口的同步方法; 常用模块之一:RAM; 常用模块之二:全局时钟资源与时钟锁相环; 常用模块之三:全局复位/置位信号; 常用模块之四:高速串行收发器。 HDL语言的层次含义; ·Coding Style的含义; ·结构层次化编码; ·模块的划分的技巧; 比较判断语句case和if...else的优先级; 慎用锁存器(Latch); ·使用Pipelining方法优化时序; 模块复用与Resource Sharing; 逻辑复制; 香农扩展; 信号敏感表; 复位逻辑; FSM设计的一般型原则; 用Verilog语言设计FSM的技巧; ·CPLD原理与设计方法