Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

数字集成电路的发展 自 20 世纪 60 年代以来遵循摩尔定律，每 1.5 年集成度与速度提高一倍。 从简单的门电路到复杂的数字系统，系统复杂程度急剧提高

一、对VHDL程序的宏观结构有一个明确的概念性认识； 二、认识实体、构造体的基本格式 三、理解实体、构造体在VHDL程序中的基本功能 四、能够尝试编写简单的VHDL程序

一、选择合适的答案,填入空内。只需填入A、B或C (1)功率放大电路的最大输出功率是在输入电压为正弦波时,输出基本不失真情况下,负载上可能获得的最大 A.交流功率 B.直流功率 C.平均功率

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

第五章作业 1. 并行信号赋值语句有哪两种形式？请将两种 形式做比较。 2. VHDL中主要有哪几种延迟类型？它们有什 么区别？

一、判断下列说法是否正确,用“√”或“”表示判断结果。 (1)在图T8.1所示方框图中,若中F180°,则只有当中A=±180°时,电路才能产生正弦波振荡。()

第一章作业 1. Top_Down设计方法主要包括哪几个层 次？分别包含什么内容？ 2. 什么是IP核？学习VHDL与掌握IP核技 术的关系是什么？ 7. FPGA/CPLD的主要优缺点是什么？ ASIC的主要优缺点是什么？

一、 组合逻辑电路设计 二、时序逻辑电路设计

一、判断下列说法是否正确,用“√”或“×”表示判断结果。 (1)运算电路中一般均引入负反馈。() (2)在运算电路中,集成运放的反相输入端均为虚地。()