§2-1 概述 §2-2 二极管、三极管、MOS 管开关等效电路 §2-3 最简单的与、或、非门电路 §2-5 CMOS门电路 §2-4 TTL门电路

6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少

一、概述 本实验系统主要由FPGA主芯片 (FLEX10K10LC84)和外围丰富的输入输出外 设构成。FPGA主芯片的所有用户可用IO口均没 有同任一外设固定接死,而仅仅以插孔的形式存 在,这为用此开发系统设计出复杂多样的实验提 供了极大的灵活性。 所有外设的接口逻辑都很友好,外设的驱动 已在系统内部为用户设计好,用户可以对所有外 设接口用简单的TTL逻辑电平进行操作

§4-1 概述 §4-3 触发器的逻辑功能及其描述方法 §4-2 触发器的电路结构与动作特点

学习要点： • 555定时器的工作原理及逻辑功能 •由555定时器构成单稳、多谐、施密特触 发器的方法

§6-1 概述 §6-3 单稳态触发器 §6-4 多谐振荡器 §6-5 555定时器及其应用 §6-2 施密特触发器

广东海洋大学：《数字电子技术》课程教学资源（PPT课件）9.3 单稳态电路 9.4 多谐振荡电路 9.4.1 对称式和非对称式多谐振荡电路 9.4.2 环形振荡电路 9.4.3 利用施密特触发电路构成的多谐振荡电路

•了解组合逻辑电路的特点； •熟练掌握组合电路分析和设计的基本方法； •掌握几种常用的组合逻辑电路的功能及其 中规模芯片的使用方法和应用； •了解竞争、冒险的概念及消除冒险的基本 方法

目前大多数使用D、小K触发器,在需要使用其它类型触发器时,可以 通过逻辑功能转换的方法,把D、JK触发器转换为需要的触发器

主从触发器可以有效克服钟控触发器的空翻现象， 但主从触发器还存在一次翻转现象，降低了抗干扰 能力。 边沿触发器：只有在CP的上升沿（前沿）或 下降沿（后沿）时刻才对输入信号响应（不管 CP=1的时间有多长）。在CP=0、CP=1期间，输 入信号变化不会引起触发器状态的变化。因此触发 器不但克服了空翻现象，而且大大的提高了抗干扰 能力，工作更为可靠