第一节汇编语言编程的基本方法 第二节DSP的浮点运算方法 第三节DSP在信号发生器上的应用 第四节用DSP实现FIR滤波器

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

第五章作业 1. 并行信号赋值语句有哪两种形式？请将两种 形式做比较。 2. VHDL中主要有哪几种延迟类型？它们有什 么区别？

第一节汇编语言程序的编写方法 第二节汇编语言程序的汇编 第三节COF的一般概念 第四节目标文件的链接

第一章作业 1. Top_Down设计方法主要包括哪几个层 次？分别包含什么内容？ 2. 什么是IP核？学习VHDL与掌握IP核技 术的关系是什么？ 7. FPGA/CPLD的主要优缺点是什么？ ASIC的主要优缺点是什么？

一、 组合逻辑电路设计 二、时序逻辑电路设计

第一节寻址方式 第二节程序地址的生成 第三节流水线操作技术 第四节指令系统概述

第一节基本性能第六节串行口 第二节CPU结构第七节与外设的接口 第三节内部总线结构第八节复位与省电 第四节存储器结构第九节中断 第五节在片外围电路第十节自举加载

基本门电路的设计（采用数据流设计 ） 基本门电路表达简单逻辑关系，采用简单的赋值语句就能方 便地实现；没有必要采用更复杂的结构

工程坯流片 IC设计者在集成电路设计开发阶段，为了验证自己所 设计的集成电路是否成功，必须进行工程坯流片。 集成电路设计者自己进行工程坯流片时，往往一片晶 圆上只能验证一个设计项目（产品），而每次工程坯 流片FOUNDRY至少提供6-12片，制造出的芯片数量 将达到成千上万片，远多于设计阶段产品测试所需的 数量。如果设计成功，则可以将多余的芯片作为商品 出售，如果设计中存在问题，则所有芯片全部报废。 然而多数情况下，一个设计需要至少进行两次工程坯 流片才能成功，由此造成了极大人力和财力的浪费