6.1引言 6.2TCP/IP协议简介 6.3IPv6协议 6.4RSVP协议 6.5STⅡ协议 6.6RTP协议

8.1引言 8.2多媒体会议系统 8.3视频点播系统 8.4远程教育系统 8.5远程医疗系统

一、信息的保密性 二、数据的完整性 三、用户身份的鉴别 四、数据原发者鉴别 五、数据源发者的不可抵赖性 六、合法用户的安全性

一、 组合逻辑电路设计 二、时序逻辑电路设计

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

12.1 等精度频率计设计 12.2 使用IP Core设计FIR滤波器

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符