综合工具将 HDL 程序转换为 EDA 工具可以识别的形式，对应 为具体的电路结构形式；在采用 PLD 进行设计时，综合工具 可以将设计映射到具体的 CPLD 或 FPGA 器件上，对应得到与 器件相关的技术实现方式；

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：

第一节 逻辑仿真 第二节 电路综合

第一节 VHDL编程方法 第二节 定时建模的方法 第三节 用错误检查提高建模准确性 第四节 提高仿真性能建模 第五节 对逻辑操作查表 第六节 Process语句—避免无限循环 第七节 用VHDL做仿真激励

第一节 范围和可视性 第二节 重载

第一节 数据类型定义 第二节 提取对象的信息

第一节 VHDL构件 第二节 基本语言结构 第三节 设计描述层次

实验一、电子技术实验基础知 一、课程概述(内容要求) 二、基础知识(电子元器件) 三、直流仪器(数字万用表) 四、电阻、电容等元器件测量

关于使用同步设计还是异步设计，已有很多讨论。同步电路易于设 计和修改，并且和工艺关系不大，但是它通常不如异步电路效率高，即 占用芯片面积较大。异步设计通常需要有更高的设计技巧和经验

5.1 信号的分类 静态同步 ASIC 中的所有信号可以分为以下三种：时钟、控制信号和数据