一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

6.1引言 6.2TCP/IP协议简介 6.3IPv6协议 6.4RSVP协议 6.5STⅡ协议 6.6RTP协议

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

一、 组合逻辑电路设计 二、时序逻辑电路设计

电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

8.1引言 8.2多媒体会议系统 8.3视频点播系统 8.4远程教育系统 8.5远程医疗系统

一、信息的保密性 二、数据的完整性 三、用户身份的鉴别 四、数据原发者鉴别 五、数据源发者的不可抵赖性 六、合法用户的安全性

7.1引言 7.2QS参数体系结构 7.3QS管理机制 7.4QS管理协议 7.5QS管理模型和实现机制

5.1引言 5.2基于LAN的接入 5.3基于交互式电视网的接入 5.4基于电话网的ADSL接入