一、VHDL程序的宏观结构； 二、实体的基本格式及其在VHDL硬件设计中的应用 三、 构造体的基本格式及其在VHDL硬件设计中的基本功能 四、 库的实用意义及使用方法

第一节 并行分解 第二节 串行分解 第三节 并行与串行建模比较 第四节 信号与变量赋值 第五节 多值驱动的决断 第六节 产生共享模块

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

电路要求 kbencoder 数据输入 i[7..0] 低电平有效 控制输入 el 低电平有效 数据输出 a[2..0] 反函数输出：表达最高位优先编码 数据输出 b[2..0] 反函数输出：表达次高位优先编码 设计思想：

数字集成电路是用来专门处理数字信号的，各种逻辑门、触发器、存储器等 电路都是数字集成电路。通常，数字信号是二进制信号。数字电路的工作特点是: 电路输出的二进制信号与输入二进制信号有一定的逻辑关系，这个逻辑关系就称 为电路的逻辑函数。 在正常的电压工作范围内，数字信号电压的幅度是被量化了的：某一电压范 围代表二进制状态中的一个状态，另一电压范围则代表了另一个状态。这两个范 围之间是不确定范围，不确定范围应尽可能小，这就使电路完全工作在非线性状 态，如图 3-1 所示

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

组合逻辑电路设计实例 一、简单门电路 二、加法器 三、编码译码器 四、多路处理器

Process Statement All the Process Statement is executed in parallel Within the Process Statement, the coding is execute in sequential Process Statement is : OUTPUT depends on INPUT with Sensitivity List to control the event happen

一、COMPONENT语句 二、COMPONENT_INSTANT语句