点击切换搜索课件文库搜索结果(2939)
文档格式:PDF 文档大小:8.92MB 文档页数:240
一、学科平台课程 1《工程制图 B1》 2《工程制图 B2》 3《电工与电子技术》 4《电工与电子技术实验》 5《理论力学 B》 6《材料力学 B》 7《机械设计基础》 8《互换性与测量技术基础》 9《机械制造技术基础 B》 二、专业课程 1《Visual Basic 语言程序设计》 2《材料物理化学》 3《材料科学基础》 4《材料力学性能》 5《固体物理导论》 6《热加工传输原理》 7《材料成型原理》 8《金属材料及热处理》 9《材料成型控制工程基础》 10《数值模拟原理及应用》 11《材料基础实验》 12《材料测试分析技术和方法》 三、个性化发展课程 1《金属连接成形工艺》 2《金属液态成型工艺》 3《金属塑性成形工艺及模具设计》 4《塑料成型工艺及模具设计》 5《固态相变原理》 6《材料成形工艺》 7《金属复合材料》 8《材料特种成型技术》 9《功能材料制备及成形》 10《铸造合金及熔炼》 11《模具技术概论》 12《模具制造技术》 13《表面工程学》 14《计算机辅助三维设计》 15《纳米材料制备及成形》 16《流体力学》 17《专业外语》 18《无损检测技术》 19《创造性思维与创新方法》 20《材料成型竞赛》 21《 材料成型前沿及发展动态》 22《 国际工程学概论》 四、实践环节 1《工程训练 A》 2《工程制图综合实践》 3《工程力学实践》 4《机械设计基础课程设计》 5《认识实习》 6《热处理实践》 7《材料成型工艺课程设计》 8《专业方向综合实践》 9《生产实习》 10《毕业设计(论文)》
文档格式:PPT 文档大小:858.5KB 文档页数:65
对于模拟滤波器,已经形成了许多成熟的设计方案,如巴特 沃兹滤波器切比雪夫滤波器考尔滤波器,每种滤波器都有自己 的一套准确的计算公式,同时,也已制备了大量归一化的设计 表格和曲线,为滤波器的设计和计算提供了许多方便,因此在 模拟滤波器的设计中,只要掌握原型变换,就可以通过归一化 低通原型的参数,去设计各种实际的低通、高通、带通或带阻 滤波器
文档格式:PPT 文档大小:4.63MB 文档页数:59
1.1 About Digital Design(关于 “ 数字设计 ”) 1.2 Analog versus Digital(模拟与数字) 1.3 Digital Devices(数字器件) 1.4 Electronic Aspects of Digital Design(数字设计的电子技术) 1.5 Software Aspects of Digital Design(数字设计的软件技术) 1.6 Integrated Circuits(集成电路,IC) 1.7 Programmable Logic Devices(可编程逻辑器件)  Programmable Logic Array(PLA, 可编程逻辑阵列)  Programmable Array Logic (PAL, 可编程阵列逻辑)  Programmable Logic Device(PLD, 可编程逻辑器件)  Complex PLD (CPLD, 复杂可编程逻辑器件)  Field-Programmable Gate Array(FPGA, 现场可编程门阵列) Digital Logic Design and Application (数字逻辑设计及应用) 1.8 Application-Specific ICs[专用集成电路(ASIC)] 1.9 Printed-Circuit Boards(PCB, 印制电路板) 1.10 Digital Design Levels(数字设计层次)  Device Physics Level (器件物理层)  IC Manufacturing Process Level(IC 制造过程级)  Transistor Level (晶体管级)  Gates Structure Level (门电路结构级)  Logic Design Level (逻辑设计级)  Overall System Design(整体系统设计) Digital Logic Design and Application (数字逻辑设计及应用)
文档格式:PPT 文档大小:3.28MB 文档页数:131
6.1 串行通信基础 6.1.1 并行通信与串行通信 6.1.2 同步通信与异步通信 6.1.3 串行通信的传输模式 6.1.4 串行通信的错误校验 6.2 串行口的结构 6.2.1 串行口控制寄存器SCON 6.2.2 特殊功能寄存器PCON 6.3 串行口的4种工作方式 6.3.1 方式0 6.3.2 方式1 6.3.3 方式2 6.3.4 方式3 6.4 多机通信 6.4.1 多机通信通信的工作原理 6.4.2 多机通信设计举例 6.5 波特率的制定方法 6.5.1 波特率的定义 6.5.2 定时器T1产生波特率的计算 6.5.3 定时器/计数器T2作为波特率发生器 6.5.4 定时器/计数器T2的可编程时钟输出 6.6 串行通信接口标准 6.6.1 RS-232C双机通信接口 6.6.2 RS-422A双机通信接口 6.6.3 RS-485双机通信接口 6.6.4 20mA电流环串行接口 6.6.5 各种串行接口性能比较 6.7 串行口的应用设计举例 6.7.1 串行通信设计需要考虑的问题 6.7.2 双机串行通信软件编程 6.7.3 PC机与单片机的点对点串行通信接口设计 6.7.4 PC机与单片机与多个单片机的串行通信接口设计
文档格式:PDF 文档大小:753.98KB 文档页数:13
针对龙芯CPU无对应高性能服务器芯片组的现状,设计开发了一种为龙芯CPU筛选芯片组的架构,并实现了一种龙芯CPU和芯片组适配的方法。提出了采用现场可编程门阵列(FPGA)串联在龙芯CPU和即将适配的多组芯片组之间的架构。借助于此架构,设计实现了在CPU和芯片组之间那些暂时不知如何处理的物理信号线的连接方法,设计了两者之间上下电时序配合的调试方法,设计实现了规避两者信号协议差异的方法。借助这种架构和这些方法能够实现同时筛选多款芯片组的目的,避免了以前需要设计多款主板进行适配的情况,节省了重复研发主板的成本;找到了可以适配龙芯CPU的高性能服务器芯片组;其芯片组规格参数和性能高于目前龙芯CPU所用的芯片组,开拓了其在服务器领域的应用
文档格式:PDF 文档大小:432.87KB 文档页数:26
在前面九章学习的基础上,通过本章十个阶段的练习,一定能逐步掌握 Verilog hdl设计的 要点。我们可以先理解样板模块中每一条语句的作用,然后对样板模块进行综合前和综合后 仿真,再独立完成每一阶段规定的练习。当十个阶段的练习做完后,便可以开始设计一些简 单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然,复杂的数 字逻辑系统的设计和验证,不但需要系统结构的知识和经验的积累,还需要了解更多的语法 现象和掌握高级的 Verilog hdl系统任务,以及与C语言模块接口的方法(即PLI),这些已 超出的本书的范围。有兴趣的同学可以阅读 Verilog语法参考资料和有关文献,自己学习, 我们将在下一本书中介绍 Verilog较高级的用法
文档格式:PPT 文档大小:255KB 文档页数:17
第十一章: VB.NET Mobile应用程序设计 知识点: 一、Mobile应用程序开发平台 二、Mobile应用程序设计 三、Mobile应用程序的数据库连接 现今,移动设备已成为日常生活中不可获缺的一部分,当这些移动设 备连接到 Internet时,移动设备的力量将无穷无尽。VSNET2003中一个最显著的特点是包含了许多支持面向手持式设备的应用程序的开发工具。这类应用程序可能是发展最快的一种。在某种程度上,必须使用可移式应用程序用于可移式的用户。 可移式应用程序在VB.NET中增加了两个项目类型:第一个是sP.neT Mobile Web的 Application应用程序,用这个模板创建的应用程序是运行在服务器上的基于Web的应用程序,但可以通过可移式设备访问;第二个项目是 Smart Device应用程序,这些应用程序在 NET Compact FrameWork上工作
文档格式:PPT 文档大小:3.49MB 文档页数:64
1.掌握几种辅助电器的作用,了解其各自的使用方法; 2.学习几种辅助电器的结构及组成; 4.能够分析典型车型的辅助电器电路; 5.重点掌握典型车型的辅助电器的故障诊断及排除方法 6.突破书本知识,能够独立分析其它类似电路
文档格式:PDF 文档大小:145.75KB 文档页数:31
积分方程在物理学领域和其它科技领域也使用得相当多 的,一个简单的例子是LG振荡电路 设开始试电容器板极上带有电荷±q0,且电流为0 则电路中电流()满足的方程为
文档格式:PDF 文档大小:1.16MB 文档页数:10
为了降低硬件开销,越来越多的加法器电路采用传输管逻辑来减少晶体管数量,同时导致阈值损失、性能降低等问题。本文通过对摆幅恢复逻辑与全加器电路的研究,提出一种基于摆幅恢复传输管逻辑(Swing restored pass transistor logic, SRPL)的全加器设计方案。该方案首先分析电路的阈值损失机理,结合晶体管传输高、低电平的特性,提出一种摆幅恢复传输管逻辑的设计方法;然后,采用对称结构设计无延时偏差输出的异或/同或电路,利用MOS管补偿阈值损失的方式,实现异或/同或电路的全摆幅输出;最后,将异或/同或电路融合于全加器结构,结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器。在TSMC 65 nm工艺下,本文采用HSPICE仿真验证所设计的逻辑功能,与文献相比延时降低10.8%,功耗延时积(Power-delay product, PDP)减少13.5%以上
首页上页287288289290291292293294下页末页
热门关键字
搜索一下,找到相关课件或文库资源 2939 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有