网站首页
校园空间
教师库
在线阅读
知识问答
大学课件
高等教育资讯网
大学课件分类
:
基础课件
工程课件
经管课件
农业课件
医药课件
人文课件
其他课件
课件(包)
文库资源
点击切换搜索课件
文库搜索结果(5777)
电子科技大学:《VHDL语言与数字集成电路设计》第八章 VHDL的构造体:architecture
文档格式:PPT 文档大小:153.5KB 文档页数:33
构造体语法要点 每个构造体必须属于一个实体; 每个构造体必须有一个名称: 通常可以根据描述方式起名: str rtl beh 构造体分为两部分: is- bigin:说明语句 bigin-end:并行语句;
电子科技大学:《VHDL语言与数字集成电路设计》第九章 用户定义数据类型
文档格式:PPT 文档大小:152.5KB 文档页数:34
用户定义数据类型 VHDL允许用户自行定义类型; 自定义类型的元素实际上全部来自预定义类型 用户定义类型必须在使用以前进行类型说明; 用户定义类型可以分为子类型、枚举类型和数 组3类;
电子科技大学:《VHDL语言与数字集成电路设计》第七章 VHDL硬件描述语言
文档格式:PPT 文档大小:179KB 文档页数:29
全方位硬件描述—从系统到电路 多种描述方式—适应层次化设计 数据类型丰富,语法严格清晰 串行和并行通用,物理过程清楚 与工艺结构无关,可用于各类EDA工具
电子科技大学:《VHDL语言与数字集成电路设计》第十七章 时序运算模块的ⅥHDL设计
文档格式:PPT 文档大小:181.5KB 文档页数:25
时序电路的结构与特 内部含有存储器件(触发器、锁存器); 信号变化受时钟控制; 通常采用状态变化进行描述; 采用进程进行设计;
电子科技大学:《VHDL语言与数字集成电路设计》第二十章 VHDL 与 Verilog HDL 的对比
文档格式:PPT 文档大小:280KB 文档页数:30
VHDL与 Verilog HDL的对比 1.整体结构 VHDL Verilog HDL entity实体名 is module模块名(端口表ort(端口说明)输入/输出端口说明
电子科技大学:《VHDL语言与数字集成电路设计》第十九章 存储器模块的VHDL设计
文档格式:PPT 文档大小:149KB 文档页数:31
存储器模块的VHDL设计 一、典型的存储器模块有: 寻址存储器: ROM RAM 顺序存储器: FiFo Stack(LIFO
电子科技大学:《VHDL语言与数字集成电路设计》第十八章 有限状态机FSM的设计
文档格式:PPT 文档大小:493.5KB 文档页数:55
有限状态机FSM的设计 一、时序电路的结构与特点
电子科技大学:《VHDL语言与数字集成电路设计》第十六章 组合运算模块的ⅥHDL设计
文档格式:PPT 文档大小:296KB 文档页数:30
在硬件逻辑电路中,实际面对的数据对象总 是逻辑量,能够直接形成的运算是逻辑运算 算术运算可以看作是一种抽象的行为描述 组合运算电路主要包括加法器( adder)和 乘法器( multipliers)
电子科技大学:《VHDL语言与数字集成电路设计》第十四章 VHDL中的资源:库和包集合
文档格式:PPT 文档大小:144KB 文档页数:28
Library库 编译后数据的集合,存放包集合定义、实体定 义、构造体定义和配置定义,其功能相当于其 他操作系统中的目录,经过说明后,设计中就 可以使用库中的数据,实现共享;
电子科技大学:《VHDL语言与数字集成电路设计》第十二章 VHDL中的结构设计:元件例化语句
文档格式:PPT 文档大小:154.5KB 文档页数:26
设计的要点:建立元件端口之间的连接; 元件:已经定义的电路模块(实体),可以 来自标准库中,也可以是自己或他人以前编 译过的实体; 元件的基本要点: 元件名输入/输出端口特点;
首页
上页
300
301
302
303
304
305
306
307
下页
末页
热门关键字
研究设计
机电设计
《政策分析》
物流信息
经济数学
医用电子
厦门大学
文字设计
生存分析
农药分析
模块设计
过渡
福建农林大学
泛函分析
东华大学
电解分析
成都大学
mysql数据库
历史地理
控制电机
开封大学
景园设计
教学原则
交互
激光原理
回归分析
化工应用
湖南艺术职业学院
工业造型设计
工程经济分析
工程管理
多媒体及应用
电脑基础
餐饮管理
《机床数控技术》
《地理》
《网页设计》
《战略管理》
《旅游管理》
SPSS统计方法
搜索一下,找到相关课件或文库资源
5777
个
©2008-现在 cucdc.com
高等教育资讯网 版权所有