6.1 时序逻辑电路的特点和描述方法 6.2 同步时序逻辑电路的分析

4.1 组合逻辑电路的特点 4.2 组合逻辑电路的分析 4.3 组合逻辑电路的设计 4.4 组合逻辑电路中的竞争冒险

• 1.MSI的应用 • 2.组合逻辑电路的分析方法 • 3.组合逻辑电路的设计方法 Sec3.1 概述 Sec3.2 组合逻辑电路的分析方法 Sec3.3 组合逻辑电路的设计方法 Sec.3.5 多路选择器 Sec3.6 译码器 Sec.3.7 组合逻辑电路的VHDL设计方法 • Sec3.7.1 VHDL设计语言 • Sec3.7.2 用VHDL设计全加器 • Sec3.7.3 VHDL多路选择器设计 • Sec3.7.4 VHDL设计译码器方法

4.1概述 4.1.1时序逻辑电路的分类 4.1.2时序逻辑电路的分析 4.2常见的时序逻辑电路

第一章 数制和码制 第二章 逻辑代数基础 第三章 门电路 第四章 组合逻辑电路 第五章 半导体存储电路 第六章 时序逻辑电路 第七章 脉冲波形的产生和整形电路 第八章 数——模和模——数转换

第一章 数制和码制 第二章 逻辑代数基础 第三章 门电路 第四章 组合逻辑电路 第五章 半导体存储电路 第六章 时序逻辑电路 第七章 脉冲波形的产生和整形电路 第八章 数——模和模——数转换

4.1 概述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路 4.5 组合逻辑电路的竞争与冒险

异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的

1-1数制与编码 1-2逻辑代数基础 1-3逻辑函数的标准形式 1-4逻辑函数的化简

5.4 时序电路的设计方法 5.4.1 时序电路的设计方法