缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

竞争的结果若导致冒险（险象）发生（如上例中的毛刺），并造成 错误的后果，则称这种竞争为临界竞争；竞争的结果不导致冒险发 生（如上例中的t1，t3时刻，没有毛刺），或虽有冒险发生，但不影 响系统的工作，则称这种竞争为非临界竞争

例1设计判断输入序列为101的检测器。输入为x，输 出为z。对输入序列每三位进行一次判决：若三位代 码是101，则对应其最后一个1时，输出z为1；其它 情况z为0

可采用与同步时序电路设计的方法，应注意时钟脉冲的选取 例用D触发器设计x1

用ROM实现逻辑函数时，地址译码器的每个输出都为一条字 线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式

2-1(a), 2-2(b), 2-3(c), 2-6(c) 3-1,3-2(a), 3-3(b), 3-4(c), 3-5(d), 3-9(a) 请用VHDL语言描述与或非门和异或门

一、计量经济学 1、计量经济学( Econometrics)的定义:计量经济学是以揭示经济活动中客观存在的数量关系为内容的经济学分支学科。是经济学理论、统计学与数学的结

通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程）

信息论：是一门应用概率论、 随机过程、数理统计和近世代 数的方法，来研究广义的信息 传输、提取和处理系统中一般 规律的科学；它的主要目的是 提高信息系统的有效性和可靠 性，最优化；其主要内容（或 分支）包括：香农理论、编码 理论、维纳理论、检测和估计 理论、信号设计与估计理论、 调制理论和随机噪声理论

5.1 MSI构成的时序逻辑电路 5.1.1 寄存器和移位寄存器 5.1.2 计数器 5.1.3 移位寄存器型计数器 5.2 时序逻辑电路的分析方法 5.2.1 同步时序逻辑电路的分析方法 5.2.2 异步时序逻辑电路的分析方法 5.3 同步时序逻辑电路设计方法 5.3.1 用SSI设计同步时序逻辑电路 5.3.2 用MSI设计同步时序逻辑电路